- 1、本文档共16页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
《集成电路设计实践》报告
题目:8选1数据选择器
院系:自动化学院电子工程系
专业班级:微电
学生学号:
学生姓名:
指导教师姓名:职称:讲师
起止时间:2022-12-21——2022-1-9
成绩:
一、设计任务
1)依据8选1数据选择器的真值表,给出八选一
MUX电路图,完成由电路图到晶体管级的转化(需提出
至少2种方案);
2)绘制原理图(Sedit),完成电路特性摹拟(Tspice,
瞬态特性),给出电路最大延时时间;
3)遵循设计规则完成晶体管级电路图的版图,流程如下:版图布局规划-基本单元绘制-功能块的绘制-
布线规划-总体版图);
4)版图检查与验证(DRC检查);
5)针对自己画的版图,给出实现该电路的工艺流程
图。
二、电路设计方案的确定
数据选择器是指经过选择,把多个通道的数据传送到惟一的公共数据通道上去,实现数据选择功能的逻辑电路称为数据选择器。它的作用相当于多个输入的单刀
多掷开关,其示意图如下所示
数据选择器除了可以实现一些组合逻辑功能以外,
还可以做分时多路传输电路,函数发生器及数码比较器
等,常见的数据比较器有2选1,4选1,8选1,16选
1电路。
示意图
在多路数据传送过程中,能够根据需要将其中任意
一路选出来的电路,叫做数据选择器。
数据选择器(MUX)的逻辑功能是在地址选择信号的
控制下,从多路数据中选择一路数据作为输出信号。
本次设计的是8选1数据选择器。选择控制端(地址端)为K2,K1,K0,按二进制译码,从8个输入数
据D0-D7中,选择一个需要的数据送到输出端Y。
根据多路开关的开关状态(地址码)K2,K1,K0的状
态选择D0-D7中某一个通道的数据输送到输出端Y。
如:K2K1K0=000,则选择D0数据到输出端,即
Y=D0。
如:K2K1K0=001,则选择D1数据到输出端,即
Y=D1,其余类推。
8选1MUX功能表如下:
K2
0
0
0
0
1
1
1
1
K1
0
0
1
1
0
0
1
1
K0
0
1
0
1
0
1
0
1
Y
D0
D1
D2
D3
D4
D5
D6
D7
电路图设计如下:
1:
此电路为组合逻辑门电路,电路为CMOS实现功能,电路规模较大,工作量大,版图布局规模较大,相比之
下,选择传输门电路实现8选1数据选择器功能。
2.
上图电路为传输门电路,设计简单、版图易于制作,
且能较好的实现8选1数据选择器电路要求,故而选择
该电路作为设计电路。
三、电路特性及其仿真
首先用S-Edit软件画出电路的摹拟图,然后检查所画电路是否存在错误,并标注各个管子的尺寸,检查无误后点击T-Spice按钮浮现电路的网表图,然后给检测出的电路网表加之电源和输入信号,检查添加无误后进行
电路摹拟仿真,得到电路的摹拟仿真图象。
电路图:
网表:
仿真波形图:
仿真输出结果:
仿真输出结果:
根据仿真得到的电路特性曲线与设计电路的要求对比可知,所摹拟的电路符合设计的8选1MUX要求,且
能实现8选1MUX的功能,故摹拟的电路可以使用。
四、版图的布局规划及基本单元设计
根据前面的所涉及的摹拟电路可知,对于一个基本的8选1MUX,需要14个nmos结构,5个cmos组成的反相器单元;nmos传输门单元,管子之间有漏极相连,也有的栅极相连,制作版图时采用L-Edit软件,并采用0.35um工艺,在制作版图时需注意所有光刻孔的几何尺
寸都必须大于或者等于最小距离。
版图如下:
五、给出实现该电路创造的工艺流程
首先,n阱CMOS工艺流程:选择衬底---n阱光刻---有源区光刻---多晶硅光刻---n+区光刻----p光刻---光刻接触孔---金属化内连线---光刻钝化孔,便得到了反相
器;
其次,将nmos与pmos合理布局;
最后,将其用金属按照电路要求连接起来,做钝化
和封装处理;
六、总结
集成电路的设计流程主要有:电路图的确定、电路图摹拟及仿真、电路板图设计、版图与原理图对照、后仿真;电路摹拟及仿真时,需要注意电路的连接是否符合原理图要求,仿真时需要注意所加的信号是否能够达到电路的实际要求,版图设计时,需要注意版图的布局,工艺要求及此间距的最小要求,而芯片尺寸尽可能小,版图与原理图对照和后仿真时要求电路图和版图中
文档评论(0)