原创力文档- 1、本文档共4页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数电实验3
实验目的
了解掌握QuartusII中原理图设计方法
了解掌握ED0实验开发板的使用
二．实验内容
用VHDL语言编写2选1数据选择器，进行波形仿真并下载到开发板中实现相应功能
用原理图编写一位全加器，进行波形仿真，并下载到开发板中实现相应功能
用74LS138和门电路实现一位全加器，进行波形仿真，并下载到开发板中实现相应功能
实验原理
（1）2选1数据选择器VHDL语言编写代码：
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYmux2to1aIS
PORT(A,B,S:INSTD_LOGIC;
C:OUTSTD_LOGIC);
ENDENTITYmux2to1a;
ARCHITECTURERTLOFmux2to1aIS
BEGIN
c=(aAND(NOTS))OR(bANDs);
ENDARCHITECTURERTL;
一位全加器原理图的实现图：
三八译码器实现全加器原理图：
四．实验结果
1.2选1数据选择器最终仿真波形：
2.全加器实验仿真波形：
配置引脚并锁定
3.三线八线译译码器实现全加器仿真波形：
五．实验心得
本次实验包含三个小实验，每个实验都需要掌握该实验的原理，从而通过原理来画出实验电路图，然后认真调试接入开发板，通过这个实验让我基本上掌握了开发板的使用以及QuqrtusII软件中引脚的设置与连接。
文档评论（0）