集成逻辑门电路.pptVIP

（三）多余输入端的处理与门和与非门的多余输入端接逻辑1或者与有用输入端并接。接VCC通过1~10k?电阻接VCC与有用输入端并接TTL电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。或门和或非门的多余输入端接逻辑0或者与有用输入端并接与或非门中不使用的与门至少有一个输入端接地。[例]欲用下列电路实现非运算，试改错。(ROFF?700?，RON?2.1k?)解：OC门输出端需外接上拉电阻RC5.1kΩY=1Y=0RIRON，相应输入端为高电平。510ΩRIROFF，相应输入端为低电平。连线要尽量短，最好用绞合线；整体接地要好，地线要粗而短。焊接用电烙铁不大于25W，使用中性焊剂，不得使用焊油。焊接时间要短；焊接完毕后，只能用少许酒精清洗。（四）电路安装接线和焊接应注意的问题（五）调试应注意的问题输出电平是否满足要求。对CT54/74、CT54H/CT74H，UOH?2.4V,UOL?0.4V;对CT54S/74S、CT54LS/CT74LS、CT54F/CT74F，UOH?2.7V,UOL?0.5V。输出高电平时输出端不能碰地，输出低电平时输出端不能碰电源，否则可能烧坏器件。是由增强型PMOS管和增强型NMOS管组成的互补对称MOS门电路。比之TTL，其突出优点为：微功耗、抗干扰能力强。主要要求：掌握CMOS反相器的电路、工作原理和主要外特性。了解CMOS数字集成电路的应用要点。了解CMOS与非门、或非门、开路门、三态门和传输门的电路和逻辑功能。3.4CMOS集成逻辑门电路AuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVNB增强型NMOS管(驱动管)增强型PMOS管(负载管)构成互补对称结构一、CMOS反相器(一)电路基本结构要求VDDUGS(th)N+｜UGS(th)P｜且UGS(th)N=｜UGS(th)P｜UGS(th)N增强型NMOS管开启电压AuIYuOVDDSGDDGSBVPVNBNMOS管的衬底接电路最低电位，PMOS管的衬底接最高电位，从而保证衬底与漏源间的PN结始终反偏。.uGSN+-增强型PMOS管开启电压uGSP+-UGS(th)PuGSNUGS(th)N时，增强型NMOS管导通uGSNUGS(th)N时，增强型NMOS管截止OiDuGSUGS(th)N增强型NMOS管转移特性时,增强型PMOS管导通时,增强型PMOS管截止OiDuGSUGS(th)P增强型PMOS管转移特性UIL=0V，UIH=VDDAuIYuOVDDSGDDGSVP衬底BVN衬底B(二)工作原理ROFFNRONPuO+VDDSDDS导通电阻RON截止电阻ROFFRONNROFFPuO+VDDSDDS可见该电路构成CMOS非门，又称CMOS反相器。无论输入高低，VN、VP中总有一管截止，使静态漏极电流iD?0。因此CMOS反相器静态功耗极微小。◎输入为低电平，UIL=0V时，uGSN=0VUGS(th)N，UIL=0V截止uGSN+-VN截止，VP导通，导通uGSP+-uO?VDD为高电平。AuIYuOVDDSGDDGSVP衬底BVN衬底B截止uGSP+-导通uGSN+-◎输入为高电平UIH=VDD时，uGSN=VDDUGS(th)N,VN导通，VP截止，◎输入为低电平UIL=0V时，uGSN=0VUGS(th)N，VN截止，VP导通，uO?VDD,为高电平。UIH=VDDuO?0V，为低电平。(三)电压传输特性VDD=VCC=5V阈值电压:UTH=VDD/2噪声容限高:VDD