其它相关机制ppt课件.pptxVIP

;主要内容;1.高速缓冲存储器;三) 组成;四)工作过程;注意:

如果“比较”符合，说明该地址的信息已调入高速缓存。若是读操作，则从高速缓存中读出，通过数据总线总CPU；若是写操作，因为高速缓存只是主存某些页面的副本，两者的信息必须一致，所以信息不仅要写入高速缓存，同时也要写入主存对应单元中，这称为存储更新。

如果“比较”不符合，说明该地址的信息没有调入高速缓存，必须对主存进行读写操作。若是读操作，就把该地址的信息从主存到CPU同时将该地址所在的一个页面读出送高速缓存，对应的地址送CAM。此时若高速缓存已满，则用新页面替换原存于高速缓存中“最近最少使用”的页面。若是写操作，只要将信息写入主存指定地址即可。;五) 地址映象;;唐教材中的的直接映像*：;唐教材中的的组相联映像*：;考研真题*：;六)替换策略

先进先出FIFO

每页一个“装入顺序系数”容易实现

早期装入的，但经常要使用的可能被替换掉。

“最近最少使用”（LRU）

它的依据是近期最少使用的页面很可能是以后也会很少使用的页面，因此，把它替换掉最合适。实现LRU，要为生存中每一页面都设置一个计数器。每访问一次某页面，对应的计数器加上一个预定的正数。在一固定的时间间隔之后，所有的计数器都减去一个固定的数，于是，计数器中的数最小的页面便是该时刻最少使用的页面。;替换举例：某程序对页面要求的序列为P3,P4,P2,P6,P4,P3,P7,P4,设主存容量为3个页面，求用FIFO和LRU算法时,各自的命中率(假设开始时主存为空)。;*2.虚拟存储简介;主要手段：;3.流水线技术;一次重叠：是重叠方式中最简单的一种。如果在第K条指令的执行周期之前，第K+1条指令的地址不能准备好，如发生转移、中断时，则第K+1条指令便不能立即去取，重叠执行就遇到了问题，可见，采用重叠执行方式的中央处理器还要解决因重叠而引起的新问题，重叠方式越复杂，重叠程度越高，要解决的问题也越多，控制也越复杂。;比较图：

１）．串行;4.总线技术：;同步脉冲的产生方法有两种：一是在总线控制器中设置统一的时钟系统，产生同步时钟，为所有部件共享，即由总线控制器发送到

每个部件；二是每个部件自带时钟发生器，由源部件发送同步脉冲。然而，它们必须与中央时标发生器的时标同步。

同步通讯：传送速度快，具有较高的传输速率，而且受总线长度的

影响小，即当信号在总线上因长度而滞后时，也不会影响传送速率。但是，时标线上的干扰信号会引起错误的同步，而且，滞后的时标也会造成同步误差。因此，同步通讯适用于总统长度较短及总线所接部件的存取时间比较接近的系统。;2).异步通信;4.2 单机系统的总线结构;4.2.2.连接方式;2).双总线结构;3).三总线结构;4.2.3总线控制(裁决)方式;1).串行链式查询;2).计数器定时查询;3).独立请求;4.2.4常用微机总线一).IBMPC/XT总线

IBMPC／XT总线是1981年与IBM个人计算机同时推出的，是IBMPC／XT微机所用的总线，是围绕当时的Intel8088芯片而设计。

具有开放式结构，用户可在IBMPC／XT机的底板上使用总统扩展插座，通过接口板使I／O设备与主机相连。

PC／XT总线定义了62根信号线。其中数据线8根，

地址线20根，

控制线26根（含时钟信号）电源5根，地线3根。;二).IBMPC/AT总线

为了配合Intel80286等微处理器，IBM公司在PC／XT总线的基础上增加了一个36线的扩展插座，从而形成了AT总线。

IBM公司的工业标准结构------ISA.(IndustrySdandardArchtecture)

其中增加了8根数据线。使总线数据宽度增至16b；增加了7根地址线，使直接寻址范围扩大到

16MB；

增加了4根中断信号线、8根DMA控制线等。;三).EISA总线(ExtendedISA)

随着32位微处理器的出现，原有的16位微机要向高性能的32位微机发展。而IBM公司的32位微通道总线结构与PC／XT／AT又不兼容，为了发展ISA同时又继承ISA结构，1988年，以Compaq为首的9家PC／XT／AT兼容机厂商联合起来，为32位PC机设计了～个新的工业标准，即“扩展工业标准结构”——EISA标准。;四).VESA总线(VidioElectronicsStandardsAssociation);五).PCI(PeriperalComponentInterconnect)总线;PCI总线结构;PCI总线由Intel公司1991年提出，很快为IBM，DEC，CompaqApple公司接受。后成立PCI集团。目前Pentium计算机都以PCI为系统总线。;考研