嵌入式系统原理及接口技术复习题1.doc

嵌入式系统原理及接口技术复习题1.doc

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

简答题

简要说明嵌入式系统的硬件组成和软件组成。

答:硬件组成:微处理器,存储器,输入设备和输出设备。

软件组成:操作系统,文件系统,图形用户接口,网络系统,通用组建模块。

S3C2410A

AHB:LCD控制器,LCDDMA,总线控制器,USB主控制器,中断控制器,ExtMaster,电源管理,Nandflash控制器,储存器控制器。

APB:通用异步收发器,内部集成电路总线〔IIC〕,USB设备控制器,集成电路内部声音总线〔IIS〕,MMC/SD/SDIO主控制器,通用I/O端口〔GPIO〕,看门狗定时器〔WDT〕,

定时时钟〔RTC〕,总线控制器,A/D转换器,串行外设接口,定时器/脉宽调制。

ARM体系结构支持几种类型的异常,并说明其异常处理模式和优先级状态?

答,支持7种类型的异常

异常处理过程:〔进入异常〕PC→LR,CPRS→SPSR,设置CPSR的运行模式位,跳转到相应的异常处理程序,〔异常返回〕LR→PC,SPSR→CPSR,假设在进入异常处理时设置中断禁止位,要在此清楚,复位异常处理程序不需要返回。

Reset>数据中指>快速中断请求〔FIQ〕>中断请求〔IRQ〕>指令预取中止>未定义指令和软件中止。

简述I2S总线接口的启动与停止过程。

通过I2S控制存放器IISCON控制,当控制存放器IISCON的地址为0=I2S禁止〔停止〕;当控制存放器IISCON的地址为1=I2S允许〔开始〕。

简述ARM系统中的中断处理过程。

中断处理过程包括:中断请求、中断排队或中断判优、中断响应、中断处理和中断返回

ARM微处理器支持哪几种运行模式?各运行模式有什么特点?

User:用户模式。绝大局部的任务执行都在这种操作模式下,此为正常的程序执行模式。

FIQ:快速中断模式。支持数据传送或通道处理。

IRQ:普通中断模式。用于一般中断处理。

Supervisor:管理模式。一种操作系统受保护的方式。

Abort:中止模式。在访问数据中止后或指令预取中止后进入中止方式。

System:系统模式。是操作系统一种特权级的用户方式。

Undef:未定义模式。当执行未定义指令时会进入这种操作模式。

当PCLK=66.5MHz时,选择不同的时钟分频〔1/2、1/4、1/8、1/16〕输入,分别计算定时器最小分辨率、最大分辨率及最大定时区间。

答:最小分辨率:定时器输入时钟频率=PCLK/{prescaler+1}/{divider值}=66.5/{0+1}/{2}=33.2500(MHz)

一个计数脉冲时间=1/33.2500MHz=0.0300(us)

最大分辨率:定时器输入时钟频率=PCLK/{255+1}/{2}=66.5/256/2=129.8828

一个计数脉冲的时间=1/129.8828=7.6992〔us〕

最大定时区间:由于TCNTBn=65535,计数到0共65536个计数脉冲,

所以65536*7.6992=0.5045〔sec〕。

分析如下图I2S总线时序图,说明其操作过程。

S3C2410A

答:处理器通过IIS总线接口,控制音频数据在s3c2410内存与UDA1341TS之间传送。连接在UDA1314TS上的麦克风信号在UDA1314内部经过A/D转换器,转换成二进制数,串行通过DATAO引脚送到S3C2410的IIS模块,在IIS模块中数据转换成并行数据然后使用通常存取方式或DMA存取方式,将并行数据保存的内存中,而内存中要输出的音频数据使用通常存取方式或DMA存取方式,将数据并行传送到IIS模块在IIS中转换成串行数据,串行通过DATAI引脚送到UDA1314TS,在片内经过D/A转换器,变成模拟信号,经过驱动器,驱动扬声器。

简述LCD控制器组成及数据流描述。

LCD控制器包括:REGBBANK,LCDCDMA,TMEGEN,LPC定时控制逻辑单元,VIDPRCS以及VIDEOMUX组成。

当传送请求由总线仲裁器接收时,4个连续的字数据由系统存储器帧缓冲区传送到LCDCDMA内的FIFO。全部FIFO大小为28个字,分别由12个字的FIFOL和16个字的FIFOH组成。使用FIFOL和FIFOH,用来支持双扫描显示模式,在单扫描显示模式,仅有FIFO中一个,即FIFOH能够被使用。

以下是S3C2410A

根据NandFlash控制器工作原理,试在图中画出S3C2410A的NandFlash控制器与K9F2808U0C芯片的连接关系,并简单描述其操作过程

填空

“嵌入性〞、“专用性〞与“计算机系统〞是嵌入式系统的三个根本要素。

IP核分为软核、硬核、固核。

嵌入式系统通常由包含有嵌入式处理器、嵌入式操作系统、应用软件和外围设备接口的嵌入式计算机系统和执行装置〔被控对象〕组成。

嵌入式计算机系统是

文档评论(0)

199****4744 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:7002121022000045

1亿VIP精品文档

相关文档