原创力文档- 1、本文档共2页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
奇偶校验电路
1．引言
串行数据在传输过程中，由于干扰，可能引起传输信息的错误，这种情况，我
们称为出现了“误码”。我们把如何发现传输中的错误叫“检错”。最简单的检
错方法是“奇偶校验”，即在传送字符的各个位的基础上，再传送1位奇偶校验
位。可采用奇校验或偶校验。本文采用奇校验。
2．真值表
产生奇校验位的真值表如表一所示：
数据位奇校验位
D2D1D0ODD
0001
0010
0100
0111
1000
1011
1101
1110
表一
3．VHDL程序
3个数据位产生奇校验位odd的VHDL程序如下：
LIBRARYieee;--打开需要用到的库
USEieee.std_logic_1164.all;
USEieee.std_logic_arith.all;
USEieee.std_logic_unsigned.all;
ENTITYodd_correctIS--实体说明
PORT
(
d:INSTD_LOGIC_VECTOR(2DOWNTO0);
dout:OUTSTD_LOGIC_VECTOR(3DOWNTO0);
odd:OUTSTD_LOGIC
);
ENDodd_correct;
ARCHITECTUREbehaviorOFodd_correctIS--结构体定义
BEGIN
PROCESS(d)
VARIABLEodd_tmp:STD_LOGIC;
BEGIN
odd_tmp:=0;--给变量赋初始值
FORiIN0TO2LOOP--循环
odd_tmp:=NOT(odd_tmpXORd(i));--有奇数个‘0’时odd_tmp=1
ENDLOOP;
odd=odd_tmp;
dout=dodd_tmp;--使得输出数据dout中有奇数个‘1’
ENDPROCESS;
ENDbehavior;
4．仿真结果如下：
实现的逻辑功能：根据输入的数位产生奇校验位odd,使得输出数据dout中‘1’
的个数为奇数。
文档评论（0）