基于PLL锁相环的压控振荡器论文.doc

摘要

随着现代通讯技术的开展，电子设备对压控振荡器的要求越来越高，传统的压控振荡器功耗高、稳定性差、频率范围窄并且难以集成。为了满足社会开展的需要，设计一个高稳定性、宽频带范围的单片集成的压控振荡器，更好的应用于锁相环电路中，满足通讯设备的使用需要已成为必然。本振荡器采用恒流充放电多谐振荡的电路结构,整个电路由带隙基准源模块、电流源模块、控制电压输入模块和流控振荡器模块四个局部组成。锁相环是一种反应电路，其作用是使得电路上的时钟和某一外部时钟的相位同步，因此锁相环可以实现输出信号频率对输入信号频率的自动跟踪。

本文介绍了锁相环的概念、根本组成、工作原理；及压控振荡器的概念、开展概况以及压控振荡器的种类、工作原理、工作方式和运用。

关键词：锁相环压控振荡器

目录

TOC\o1-2\h\z\u前言1

一．PLL(PhaseLockedLoop)锁相环2

1.1锁相环的概念：2

1.2锁相环的工作原理：2

1.3锁相环的根本组成2

1.4锁相环的用途：3

二．压控振荡器(VCO,VoltageControlledOscillator)3

2.1压控振荡器的产生3

2.2压控振荡电器的分类3

三．压控振荡器的原理5

四．压控振荡器在射频通信电路中的应用6

4.1.电路原理及设计仿真6

五．压控振荡器的应用8

5.1用于各种发射机载波源、扩频通讯载波源或作为混频器本振源8

5.2VCO关于彩色电视机的实际应用电路10

结论12

参考文献13

前言

随着通讯工业的迅速开展特别是无线通讯技术的兴起，电子系统延续了小型化、高性能、低本钱的开展趋势，这些开展需求推动了压控振荡器设计要不断突破今天在各方面所受的限制，设计出新的压控振荡器。各设计单位对压控振荡器的设计和研究一直以来都很活泼，在性能上，设计出高稳定振荡频率、宽频率范围、低温度漂移、低相位噪声的振荡器一直是设计者的目标。电路形式上，为满足小型化的要求，单片集成的压控振荡器成为主流，在很多设备中，压控振荡器已经和系统的其他局部集成在一起了。基于PLL锁相环技术的压控振荡器在各方面可以满足需求，因此基于PLL锁相环技术的压控振荡器作为研究对象，具有一定的先进行和实用性。

一．PLL(PhaseLockedLoop)锁相环

1.1锁相环的概念：

我们所说的PLL,其实就是锁相环路，简称为锁相环。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反应控制电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比拟外部信号的相位和由压控晶振〔VCXO〕的相位来实现同步的，在比拟的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。是指一种电路或者模块,它用于在通信的接收机中,其作用是对接收到的信号进行处理,并从其中提取某个时钟的相位信息。或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的〔或者说,相干的〕。目前主要有模拟锁相环、数字锁相环以及有记忆能力〔微机控制的〕锁相环。

1.2锁相环的工作原理：

锁相环是一种反应电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。压控振荡器给出一个信号,一局部作为输出,另一局部通过分频与PLLIC所产生的本振信号作相位比拟,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,那么PLLIC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复到达锁频的目的能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。PLL通过比拟外部信号的相位和由压控晶振〔VCXO〕的相位来实现同步的，在比拟的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。

1.3锁相环的根本组成

简单的PLL由频率基准、相位检波器、电荷泵、环路滤波器和压控振荡器〔VCO〕组成锁相环中的鉴相器又称为相位比拟器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD〔t〕电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC〔t〕，对振荡器输出信号的频率实施控制。

锁相环路是一种反应控制电路，简称锁相环〔PLL,Phase-LockedLoop〕。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因此锁相环可以实现输出信号