计算机组成原理 第4新章.pptxVIP

第4章 机器数的运算方法及运算器;4.1 机器数的加减运算及其实现;1.符号相同的两个原码相加;【例4.2】设X=-10001，Y=-01011，求Z=X+Y。;2.符号相异的两个原码相加;【例4.4】设X=+01010，Y=-10111，求Z=X+Y。;用原码进行符号不同的两个数相加时有以下三步运算：;[X+Y];【例4.5】设X=+11010，Y=-10101，用补码的加法求Z=X+Y。;【例4.6】设X=+10101，Y=-11010，用补码的加法求Z=X+Y。;【例4.7】设有两个定点小数X=-0.10011，Y=-0.11001求这两个负数补码的补码。;【例4.8】设有两个定点小数X=-0.1101，Y=0.0111(-1<X+Y<0)，求这两数之和。;可见，用补码做加法是数值位连同符号位一起参加运算的。但是在有溢出的情况下，用一般的补码加法就得不到正确的结果，再看下面的例子。;【例4.10】设X=-0.10111，Y=-0.10001，用补码;为什么在上面的两个例子中用一般的补码加法运算得不出正确的结果呢？原因是它们的和超出了机器数所能表示的最大范围，即产生了溢出，在有溢;【例4.11】设有两个定点小数X=+0.10111，Y=-0.10001，用补码的加法求Z=X+Y。;【例4.12】设有两个定点小数X=-0.10111，Y=+0.10001，用补码的加法求Z=X+Y。;2.变形补码加法

变形补码是符号位用两位来表示的补码。变形补码的定义为：;用该公式进行加法运算就能及时判断出溢出。用双符号位进行判断，若和的两个符号位相同(00或11)，不发生溢出；若和的两个符号位相异(01或10)就说明发生了溢出。遇到溢出，就要停机进行如下

处理：选取一个合理的比例因子H=2i,对每个加数都除以H，然后相加，Ev其a结lu果at再io乘n以onHl，y即.得所求。;【例4.13】设X=+10111，Y=+10001，用变形补码的加法求Z=X+Y。;【例4.14】设X=-10111，Y=-10001，用变形补码的加法求Z=X+Y。;说明：;（2） 符号位扩展。补码在右移时，要注意符号位要一起移，且最左边一位要补上原符号位的值，这就叫做符号位扩展，即把符号位扩展到为3位。;两数相减的减法运算仍可用补码的加法进行。性质3 两数之差的补码等于被减数的补码与负;【例4.15】两个正数相减，被减数大于减数的例子。设X=+11001，Y=+10001，求Z=X-Y。;【例4.16】两个正数相减，被减数小于减数的例子。设X=+10011，Y=+11001，求Z=X-Y。;【例4.17】两负数相???，被减数大于减数的例子。设X=-10011，Y=-11001，求Z=X-Y。;【例4.18】两负数相减，被减数小于减数的例子。设X=-11001，Y=-10011，求Z=X-Y。;在线路实现上，若已有[Y]补，求[-Y]补可用把[Y]

补每一位（包括符号位和数值位）取反，再在最低

位加1来实现。实现补码加减运算的逻辑电路如图;图4.1实现补码加减运算的逻辑电路;图中各个部件的名称和功能是：;B“与或”门，功能是通过控制信号Y→F和→F分别把Y寄存器中的内容是原数据送加法器F还是各位取反后送加法器F。;4.2 定点乘法及其实现;在计算机中实现乘法运算的方法是移位相加，采用部分积右移的方法。其运算规则是：根据乘数Y绝对值每个数位上的值Yi是“1”还是“0”(从最低位Y0开始)，决定本次部分积是加上被乘数X的绝对值，还是加上全“0”，得到的新部分积右移一位，再重复上面的动E作v，al直ua到ti乘o法no做n完l完y为.止。

atedwithAspose.Slidesfor.NET3.5ClientProCopyright2004-2011AsposePtyLtd.;【例4.19】X=+11010，Y=+10110，求Z=X*Y。解： [X]原=0.11010，[Y]原=0.10110;即为乘积的符号。图4.2给出了实现原码一位乘法;图4.2实现原码一位乘法的逻辑电路框图;主要组成部件有：;乘法开始时，寄存器A被清零，作为初始部分积。通过控制命令A→F和B→F把部分积和被乘数送入加法器，实现部分积和被乘数相加，得到新的部分积，部分积的右移是通过控制信号A/2→A实现的。

乘法运算开始时，发“启动”信号，使控制触发器Cx置“1”，于是开Ev启a时lu序at脉io冲nTo。nl当y乘.数寄存;图中，寄存器A与寄存器C是连接起来的，右移时寄存器A的最低位将移入寄存器C的最高数值位，乘法结束时，乘积的高位部分保留在寄存器A中，而积的低位部分保存在寄存器C中，原来的乘数在;很多计算机是直接用补码相乘的。