时序逻辑电路.doc

时序逻辑电路

时序逻辑电路是这样一种逻辑电路，他在任何时刻的稳定输出不仅取决于该时刻电路的

输入，而且还取决于电路过去的输入所确定的电路状态，即与输入的历史过程有关。

时序逻辑电路可用图5-1所示的逻辑框图来描述，

组合逻辑电XZ

路

存储单元QP5-1时序逻辑电路框图

其中X为输入变量集合，即X={X，X，?，X}；12m

Z为输出变量集合，即Z={Z，Z，?，Z}；12n

P为存储单元输入变量集合，即激励，P={P，P，?，P}；12k

Q为存储单元输出变量集合，即时序电路状态集合，Q={Q，Q，?，Q}。12j

触发器就是一个最简单的时序逻辑电路，其输出Z就是触发器的状态Q，触发器的激励信号P就是输入信号X。

二、

时序逻辑电路按其存储单元状态变换的时间控制可以分为两大类。

1：逻辑电路中的存储单元（触发器）具有相同的时钟信号，并在

同一时刻进行各自状态的转换。如图5-2（a）中两触发器具有相同的时钟CP，都只能在CP的上跳时刻能够发生状态变化。

2：逻辑电路中的存储单元（触发器）有不完全相同的时钟信号，

各存储单元状态转换在不同时刻进行。如图5-2（b）中两触发器具有不同的时钟，触发器

（FF）以CP为时钟，在CP的上跳时刻发生状态变化；触发器（FF）以Q为时钟，在121

Q的下跳时刻发生状态变化。1

FFFF12FFFF12XQX22Q11XQXQ22111D1D1D1DC1C1CPC1C1CP

(a)(b)

5-2(a)同步时序逻辑电路（b）异步时序逻辑电路

时序电路的输出Z与组合电路不同，他不仅与当时的输入X有关，而且与时序电路的

1

状态Q有关。时序电路不同的状态变化规律也即转换规律形成了不同的时序逻辑电路。时

序电路状态的变化规律可用状态转换表或状态转换图来描述。状态转换表或状态转换图简称

为状态表或状态图。

n状态表以表格形式表示输入变量X和时序电路原状态Q与输出变量Z和时序电路次状

n+1态Q之间的转换关系。

状态图则是以图形的形式来表示这种转换关系，比状态表更直观地描述状态转换与循环

规律。

表5-1和图5-3分别表示两个状态变量、一个输入变量、一个输出变量某个时序电路的

状态表和状态图。由表5-1和图5-3可以知道，在输入变量X=0时，该时序电路实现来一个时钟脉冲电路状态对应二进制数加1，且QQ=11时，输出Z=1。在输入变量X=1时，该21

时序电路实现来一个时钟脉冲电路状态对应二进制数减1，且QQ=00时，输出Z=1。即该21时序电路是二位二进制可逆计数器，X=0时加法计数，Z为进位信号；X=1时减法计数，Z为借位信号。

5-1二位二进制可逆计数器状态表

ｎ＋１ｎ＋１Z/QQX２１01ｎｎQQ２１

000/011/11

010/100/00

100/110/01

111/000/10

X/Z0/0QQ1200011/01/10/10/01/0

1/011100/0

5-3状态图

一个触发器能存储一位二进制数，n位二进制数则需n个触发器来存储。当n位数据同时出现时称为並行数据，而n位数据按时间先后一位一位出现时称为串行数据。串行数据需

要一个时钟信号来分辨每一个数据位。用n个触发器组成的n位移位寄存器可以用来寄存n位串行数据，可以实现串行数据到並行数据的转换，也可实现並行数据到串行数据的转换。

移位寄存器通过组合电路组成的反馈电路能实现不同的计数功能，例如，环形计数器和

扭环计数器等。

在寄存器中存储的数据由低位向高位移动一位时，即数据右移，例如二进数0011向高位移动一位变成0110，二进制数由3变为6。同理，数据由高位向低位移动称为左移，左移

一位，数据相当于除2。因此移位寄存器有左移寄存器和右移寄存器之分。也有可逆移位寄

存器，即在控制信号作用下，既可实行右移，也可实行左移。

TTL集成移位寄存器74194是四位双向移位寄存器，具有并行寄存，左移寄存，右移

2

寄存和保持四种工作模式，由MM端信号确定74194的工作模式。74194的功能表和逻辑10

图分别见表5-2和图5-4。CR为低电平有效的清零端，D为右移串行输入端，D为左移SRSL串行输入端，DDDD为并行输入端。3210

VCC

SRAQCR116QQQ3210QMSRDQA1BDDBQMSL0C74194CQ74194DCRCPDCPDDDD3210

DMSL1GNDM0

89（a）（b）

四位双向移位寄存器74194（a）方框符号（b）管脚图

5-274LS194功能表

CR