基于FPGA的现代数字系统设计1203.pptx

第1章现代数字系统设计技术概述; 1.1概述

1.1.1可编程逻辑器件PLD概述

随着科学技术的进步，电路系统的基本硬件已从电子管、晶体管、小规模集成电路SSI、中规模集成电路MSI，发展到了超大规模集成电路VLSI及巨大规模集成电路GSI，数字集成电路已得到非常广泛的应用，而微处理器和专用集成电路ASIC的广泛应用提高了系统的可靠性与通用性，它已逐渐取代了通用全硬件LSI电路。ASIC以其体积小、重量轻、功耗低、速度快、成本低、保密性好等特点脱颖而出，占据了较大的市场份额。;图1.1数字系统中ASIC的分类;1．全定制ASIC

全定制ASIC设计是基于晶体管级、手工设计版图的制造方法。设计人员从晶体管的版图尺寸、位置和互联线开始设计，以达到芯片面积利用率高、速度快、功耗低的最优化性能。设计者对于电路具有完全的控制权，各层掩模都是按照特定电路功能专门制造的，这种设计方式可以最大限度地实现电路性能的优化。全定制ASIC要求设计人员具有半导体材料和工艺技术知识，还具有完整的系统和电路设计的工程经验。全定制ASIC由于其设计周期很长，设计时间和成本非常高，市场风险非常大，因此多用于大批量的ASIC产品，例如微处理器、高压器件、A/D转换器和传感器等专用芯片。;2.半定制ASIC

半定制ASIC是一种约束性设计方法，它是在芯片上制作一些具有通用性的单元元件或元件组的半成品硬件，用户仅需考虑电路逻辑功能和各功能模块之间的合理连接即可。这种方法简化了版图设计，提高了设计效率和性价比。对于产量规模不大的器件，可以直接采用这种方式进行生产。半定制ASIC按照逻辑实现的方式不同可以分为门阵列、标准单元和可编程逻辑器件PLD(ProgrammableLogicDevice)。;门阵列是在硅片上按照某种规范的方式制造出大量的标准门(晶体管阵列)，但没有进行相互的连接。用户在设计时，根据电路的功能要求，将对应的逻辑关系表达为晶体管的互连关系，再将这种互连关系转换为连线版图，从而在门阵列基础上实现所设计的电路，它是较早使用的半定制ASIC设计方法。与全定制ASIC设计相比，这种方式涉及工???少、造价低，适合于小批量的ASIC设计。门阵列设计的缺点是芯片面积利用率低，灵活性差，对设计限制过多。;标准单元是在外部尺度规范条件下对各种常用的逻辑功能单元(各种组合逻辑或时序逻辑单元)进行物理版图级的设计，形成标准单元，并创建版图单元库，包括SSI逻辑块、MSI逻辑块、数据通道模块、微处理器以及I/O电路的专用单元阵列，供用户调用以设计不同的芯片。在标准单元设计中，所有的连线、接触点、过孔、通道已完全确定，设计者通常按照性能优化原则，根据特定的工艺条件，通过调整每个晶体管的宽度，可以在性能和面积上做到最大限度的优化。标准单元设计完毕后可以形成对应的工艺掩模文档，以便在以后的设计中重复使用。用标准单元设计ASIC比门阵列具有更加灵活的布图方式，可以根本解决布通率问题，是目前ASIC设计中应用广泛的设计方法之一。;门阵列法和标准单元法设计的ASIC共有的缺点是与IC设计工艺密切相关的。一旦工艺发生变化，则标准门或标准单元库要随之更新，这是一项十分繁重的工作。另外，需要投入大量的成本和时间，才能制作出全套的工艺掩模和相关的工艺检测系统，一旦产品检验不合格，设计需要修改，将导致巨大的损失。;可编程逻辑器件实质上是门阵列及标准单元技术的延伸和发展。可编程逻辑器件是一种半定制的逻辑芯片，但与门阵列和标准单元不同，芯片内的硬件资源和连线资源是由厂家预先定制好的，可编程逻辑器件的逻辑功能由用户通过EDA软件和编程器对其逻辑结构进行重新设定，它既具有硬件电路的工作速度又具有软件可编程的灵活性。可编程器件设计不需要制作任何掩模，基本不考虑布局布线问题，设计成本低。它在设计中主要考虑逻辑功能的实现，不需要考虑具体单元器件的实现，设计周期短。由于可编程器件的编程工艺都可以反复写入和擦除，设计中存在任何问题可以马上进行修改，不需要付出硬件代价，所以设计的风险低。;PLD从20世纪70年代发展到现在，已形成了许多类型的产品，其结构、工艺、集成度、速度和性能都在不断地改进和提高。最早期的可编程逻辑器件有可编程只读存储器(PROM)、紫外线可擦除只读存储器(EPROM)和电可擦除只读存储器(E2PROM)，其后出现了结构上稍复杂的可编程芯片，它能够完成各种数字逻辑功能，这一阶段的产品主要有可编程阵列逻辑(PAL)和通用阵列逻辑(GAL)。由于受到结构规模的限制，以上这些PLD只能完成简单的数字逻辑功能，称为简单低密度PLD器件。进入90年代后伴随着铜微处理器硅芯片技术的发展，可编程逻辑器件在体积与性能