原创力文档- 1、本文档共24页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PRELIMINARY
ICS8745B-21
1:1 DIFFERENTIAL-TO-LVDS
ZERO DELAY CLOCK GENERATOR
GENERAL DESCRIPTION FEATURES
The ICS8745B-21 is a highly versatile 1:1 LVDS • 1 differential LVDS output pair designed to meet
Clock Generator and a member of the or exceed the requirements of ANSI TIA/EIA-644,
HiPerClockS™ HiPerClockS™ family of High Performance Clock 1 differential feedback output pair
Solutions from ICS. The ICS8745B-21 has a fully
• Differential CLK, nCLK input pair
integrated PLL and can be configured as zero
delay buffer, multiplier or divider, and has an output frequency • CLK, nCLK pair can accept the following differential
range of 31.25MHz to 700MHz. The Reference Divider, Feed- input levels: LVPECL, LVDS, LVHSTL, HCSL, SSTL
back Divider and Output Divider are each progr ble,
• Output frequency range: 31.25MHz to 700MHz
thereby allowing for the following output-to-input frequency
ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8. The external feedback • Input frequency range: 31.25MHz to 700MHz
allows the device to achieve “zero delay” between the input
• VCO range: 250MHz to 700MHz
clock and the output clock. The PLL_SEL p an be used
文档评论（0）