一种高速串行总线在雷达系统中的应用.docxVIP

一种高速串行总线在雷达系统中的应用 1 高速串行总线的新计算机体系亟待起 基于计算机体系结构的嵌入式处理设备已广泛应用于不同的场合。系统复杂性的不断增加对运营速度和存储量的要求尤其高。它特别是在电信、航空和航空领域的蓬勃发展的领域。这样传统的计算机体系结构已不适应当前系统的要求,基于高速串行总线的新的计算机体系结构正在悄然兴起。本文主要探讨了一种新的高速串行总线——VPX总线,文中介绍了它的技术规范及在雷达系统中的应用。 2 网络结构的设计 传统的计算机、嵌入式处理设备都采用共享并行总线,所谓总线是将多个处理机、存储器及外围设备以紧耦合方式连接一起的物理介质。最流行的总线形式包括PCI、CPCI、VME及它们的扩展。但随着芯片和电路板的密度越来越大,速度要求越来越快,传统的共享并行总线逐渐成为系统性能提高的主要瓶颈。 首先,这种总线结构无法满足提高运算速度的要求。为了提升系统的处理能力,设计者普遍采用多节点并行处理方式,节点间的数据传输是必不可少的。这就使得要提高系统速率,既要提高芯片节点的处理速率,同时也要提高节点间的传输速率。近几十年,芯片处理性能和总线带宽都在不断的提升,但相对而言,总线带宽增长速度相对较慢。高性能的处理器芯片需要更高的总线带宽的支持。多重处理的效率也是取决于同一系统中节点间的带宽和延迟。片上系统的广泛使用也使得节点连接通信成为研发者的重要任务。传统的共享并行总线结构已难以满足节点持续增长的高运算量的需求。 其次,这种总线结构在传输过程中易产生误码,难以实现高速化。由于并行传送方式的前提是用同一时序传播信号,用同一时序接收信号,而过分提升时钟频率将难以让数据传送的时序与时钟合拍,布线长度稍有差异,数据就会以与时钟不同的时序送达,造成传输的数据紊乱。更重要的是作为嵌入式系统,总线上的节点会随着处理任务发生变化,这将直接导致容性负载变化,而容性负载变化意味着填满或排空电荷才能达到希望的信号电平的时间变化。换句话说更多的容性负载将增加信号的上升和下降时间。因此当总线工作频率超过133MHz时,总线上支持的负载数量很难超过两个。同时一味提升时钟频率还容易引起信号线间的相互干扰,导致传输错误。 此外从制造成本的角度来说,增加位宽无疑会导致引脚数增加,封装尺寸增加,主板和扩充板上的布线数目随之增加,系统成本随之攀升。 目前,越来越多的系统设计人员认识到共享并行总线的诸多局限性,从而正逐渐转向采用高速串行总线。高速串行总线执行低压差分电平的串行传输协议,将铜线传输带宽提高到一个前所未有的水平。同时采用了时钟打包和时钟恢复技术以及信号的预加重和均衡处理技术,这些技术成功解决了数据线和时钟线之间的Skew和Jitter等问题,使得嵌入式系统实现了单对线10Gbps的串行传输速率。 高速串行总线技术的发展使得计算机体系结构发生了巨大的变革。计算机产业界开始以低成本和现成商品供货(COTS)的串行交换互联解决方案来替代原来的并行共享总线技术。至此嵌入式系统节点网络结构应运而生,此系统设计由原来的集中模式转向分布模式,从而彻底把系统分解开来,其中原先的每个系统单元则成为一张充分互联的交换网络中的一个节点。该结构适用于点对点、几乎平行的、分组为基础的互连系统。这种设计技术的采用,意味着整个系统应该被划分为功能单一的多个板卡,这些板卡相互间再通过一个串行交换互相连接。这种互连系统是经过优化的、可应用包括连接处理器、存储器、网络设备中的存储器映射I/O器件、存储子系统和通用计算平台。显而易见这种结构极大地方便了系统的可扩展性,同时每个电路板的设计可以在功能、成本和功耗方面进行相应的优化。系统拆分带来的一个重要的益处是高度可靠性,这意味着每一子系统或元件都可以有其冗余备份。这种技术能带来更加自由的体系结构,可以消除总线技术给物理可扩展性和系统划分造成的限制。该结构支持多种拓扑结构互联:网孔,星型,双星,环型,菊花链等。应用最为广泛的为单星、双星和网状结构。见图1所示。 正因为使用高速串行总线构成的系统具有高可扩展性、高可靠性、高并行性,传统的并行总线标准的维护组织如PICMG、VITA,相继将高速串行互连技术引入已有的PCI、CPCI和VME总线中,制定了ATCA、CPCI Express、VXS、VPX等新的总线标准。 3 vmp的信号处理 VPX就是基于高速串行总线的新一代总线标准,该标准制定的最初目的为了保护VME总线的应用者,继承和延续VME总线,但随后标准的制定者发现少量的修补工作无法满足需求,很多规范做了彻底的革新。从至今已经公布的标准看,除了保留了用户可选择的VME信号定义外,电气信号定义与原VME标准完全不同,但是VPX总线标准继承了原VME标准中机械结构及导冷抗震方面的优势,因此作为军用加固嵌入式系统,VPX产品值得