电子技术基础课件.ppt

1． 1位數值比較器 1位數值比較器是多位數值比較器的基礎。圖10-23是1位數值比較器的邏輯圖。它有兩個輸入端，分別輸入數值A和數值B。兩個數值進行比較時有三種結果：AB、A=B以及AB。所以它有三個輸出端。分別用FAB、FA=B、FAB表示。 圖10-23 1位數值比較器 根據圖10-23可以寫出邏輯運算式為： 表10-12 1位數值比較器真值表 A B Y（AB）Y（A=B）Y（AB） 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 由表10-12可以看出，當AB（A=0，B=1）時FAB＝1；當A=B（A=0，B=0和A=1，B=1）時YA=B=1；當AB（A=1，B=0）時YAB=1。該電路可以根據輸出端的邏輯狀態，判斷出輸入的兩個1位二進位數A、B的大小或者相等。 能夠完成1位數值比較的邏輯功能，所以它是1位數值比較器。 2．多位數值比較器 在比較兩個多位數的大小時，必須自高而低的逐位比較，而且只有在高位相等時，才需要比較低位。 例如A、B是兩個4位二進位數A3A2A1A0和B3B2B1B0，進行比較時應該首先比較A3和B3。如果A3B3，那麼不管其他幾位數碼各為何值，肯定是AB。反之，如A3B3，則不管其他幾位數碼為何值，肯定是AB。如果A3=B3，就必須通過比較下一位A2和B2來判斷A和B的大小了。依次類推，一定能夠比出結果 按照此思路設計出的中規模集成數值比較器品種較多。例如TTL型74682、74LS687 為8位數值比較器、CMOS型CC4585為4位數值比較器等等。74LS687引腳圖如圖10-24（a）所示，CC4585引腳圖如圖10-24（b）所示。 圖10-24 集成數值比較器引腳圖 74LS687功能表如表10-13所示。 表10-13 74LS687功能表 輸 入 輸 出 數 據 允 許 P 、Q P=Q 0 0 0 1 PQ 0 0 1 0 PQ 0 0 1 1 ⅹ 1 1 1 1 74LS687 ： 和 為控制端，低電平有效。即 ＝ ＝0時比較器工作， ＝ ＝1時比較器不工作。74LS687可以對兩個8位數P和Q進行逐位比較。 由表10-13可以看出，當P=Q輸出端為低電平時表示兩個8位數完全相等；當PQ輸出端為低電平時表示P8位數大於Q8位數，當兩個輸出端都為高電平（即不大於，也不相等）時表示P8位數小於Q8位數。 在圖10-24（b）中CC4585的Y(AB)、Y(A=B)和Y(AB)是總的比較結果，A3A2A1A0和B3B2B1B0是兩個待比較的4位數的輸入端，I(AB)、I(A=B)和I(AB)是擴展輸入端，供片間連接時使用。表10-14 是CC4585的功能表。 表10-14 CC4585功能表 輸 入 輸 出 比 較 級 聯 A3B3 A2B2 A1B1 A0B0 I(AB) I(A=B) I(AB) Y(AB) Y(A=B) Y(AB) A3B3 A3=B3 A3=B3 A3=B3 × A2B2 A2=B2 A2=B2 × × A1B1 A1=B1 × × × A0B0 × × × × × × × × × × × × 0 0 0 0 0 0 0 0 1 1 1 1 A3=B3 A3=B3 A3=B3 A2=B2 A2=B2 A2=B2 A1=B1 A1=B1 A1=B1 A0=B0 A0=B0 A0=B0 0 0 1 0 1 × 1 × × 0 0 1 0 1 0 1 0 0 A3=B3 A3=B3 A3=B3 A3B3 A2=B2 A2=B2 A2B2 × A1=B1 A1B1 × × A0B0 × × × × × × × × × × × × × × × 1 1 1 1 0 0 0 0