- 1、本文档共19页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
.
.
;.
;.
学 院 学生姓名
信息科学与技术 专业学号
自动化
数字电子设计题目:三位同步二进制加法器和串序列发生设计题目 电路设计
模拟电子设计题目:占空比可调矩形波发生电路设计
内容及要求:
数字电子部分
⑴.由所给的约束项,列写时序图,根据时序图利用卡诺图得到各个触发器状态方程,并由此生成驱动方程。检查电路设计能否自起,并做相应的修改。画出电路图等待实践验证。
⑵.由给出的所要检测的序列信号画出原始状态图,根据状态图利用卡诺 图,求出驱动方程。检查电路设计能否自起,并做相应的修改。画出电路图等待实践验证。
⑶.在实验板上搭接电路设计电路并分析结果,验证电路。
模拟电子部分
⑷.采用 multisim 仿真软件建立各设计电路模型;
⑸.对电路进行理论分析、计算;
⑹.在 multisim 环境下分析仿真结果,并与之前的理论计算值进行比较, 给出仿真波形图。
进度安排:
第一周:数字电子设计第 1 天:
1.
2.
第 2~3 天:
布置课程设计题目及任务。
查找文献、资料,确立设计方案。
熟悉 JK 触发器的原理及其工作状态,熟练掌握各逻辑门电路的接法。
画出时序图,列出真值表,画出各次态的卡诺图,获得各个触发器驱动方程。
画出电路图,等待验证。第 4 天:
根据电路图,结合驱动方程,搭接电路,验证电路。
分析设计结果。
第 5 天:
课程设计结果验收。
针对课程设计题目进行答辩。
完成课程设计报告。第二周:模拟电子设计
第 1 天:
布置课程设计题目及任务。
查找文献、资料,确立设计方案。第 2~3 天:
安装 multisim 软件,熟悉 multisim 软件仿真环境。
在 multisim 环境下建立电路模型,学会建立元件库。第 4 天:
对设计电路进行理论分析、计算。
在 multisim 环境下仿真电路功能,修改相应参数,分析结果的变化情况。
第 5 天:
课程设计结果验收。
针对课程设计题目进行答辩。
完成课程设计报告。
指导教师(签字):
年 月 日
分院院长(签字):
年 月 日
数字电子设计部分
课程设计的目的与作用
数字逻辑电路是实践性很强的一门学科,通过实践可以大大提高学生的理论水平和实际动手能力。通过本次课程设计,使学生能够巩固已学专业基础课的理论知识,锻炼学生的实践动手能力,培养学生对电子电路的设计能力,加强学生在分析问题、解决问题能力上的训练和培养,为启发学生的创新意识和培养创新能力起到重要的作用,为其专业学习研究打下良好的基础。
同时培养学生科学实验研究的认真精神,使之明白理论与实践的紧密联系,使其养成良好的作业习惯,为其以后的工作研究打下良好的基础。
时序电路,触发器,序列发生器,是数电技术的基础,熟练掌握其工作特性才能为其以后在数电上的发展打下基础。
设计任务
利用在理论课上所学到的知识,结合对数字电子器件的认识,利用 JK 触发器,各种逻辑门电路设计出以 010、001 为无效态的三位二进制同步减法计数器。并检查能否自启动,检查完毕,搭接电路,进行验证。
利用 JK 触发器,各种逻辑门电路设计出串行序列发生电路,使其发生 100111 序列,并检查能否自启动,检查完毕,搭接电路,进行验证。
三位同步二进制减法计数器电路设计
1.3.1 抽象状态图获得驱动方程
已知三位同步二进制减法计数器的无效状态为 010、001,则抽象出状态图为
.
.
;.
;.
三位二进制减法计数器状态图
根据三位同步二进制减法计数器状态图可得输出状 Y 的次态卡诺图。
输出状态 Y 的卡诺图
将输出状 Y 的次态卡诺图分解可得 Q n+1Q n+1Q n+1 的次态卡诺图。
2 1 0
输出状态 Q n+1 次态图
2
输出状态 Q1n+1 次态图
输出状态 Q n+1 次态图
0
根据图 1.3.2、1.3.3、1.3.4、1.3.5 中的输出状态 Y 及 Q n+1Q n+1 Q n+1 的次态卡诺图,可
2 1 0
状态方程Q n+1= Q n Q
状态方程
Q n+1= Q n Q
n +
Q
n
2
0
2
2
Q n+1= Q
Q n+1= Q n
+
1
0
Q n
1
Q n
1
J =
J = Q n
2
0
J = Q n
1
0
J =
0
K =
K = Q n
Q n
K =
K =1
1.3.2 根据驱动方程画出电路图
CP
CP =CP =CP =CP,所以选用一个就可以了。因为是同步计数器所以
端接入高电
1 2 3
平,JK 触发器输出与指示灯相连。除此之外,根据驱动方程可知,我们还需要一个与门集成电路 74LS08 和两个与非门集成电路 74LS00。三位同步二进制减法计数器的电路如下图 1.3.6 所示。
1.3.6 三位二进制同步减法计数器电路
您可能关注的文档
最近下载
- 2024年外研版小学六年级上册英语教学计划及进度表(三年级起点).docx
- 0130-3D打印技术应用专业国家技能人才培养工学一体化课程标准(试用) (1) 教案教学大纲教学标准.docx
- 资产运行效率分析报告模版3篇资产运行效率分析范本.docx VIP
- (化工原理下册课件)干燥速率曲线及干燥过程分析.ppt
- 北京城镇园林绿化养护预算定额.PDF
- 《建筑物防雷设计规范》GB50057-2022 .pdf
- 车间内禁止吸烟的通告(通用10篇).docx VIP
- 北京大华 DH1718E系列直流稳压电源用户手册.pdf
- 2024统编新版初中七年级语文上册第五单元 大单元整体教设计.docx
- 北京课改版-小学数学一年级上册课件-3.2 几和第几.pptx
文档评论(0)