十路抢答器实验报告.doc

十路抢答器实验报告 09电子B 鄢志伟 0915212024 设计方案选取与论证 对于多路抢答器的设计方案有很多，倒计时部分主要方案为由NE555产生1s的脉冲配合74ls192减计数。主要是抢答部分设计的不同。本实验采用的方案为： 抢答器部分由74HC148优先编码器编码器进行编码，CD4511译码，74LS74的D触发器控制译码器锁存端。尽管从理论上优先编码器对各路信号的优先级别有所不同，但实际上抢答时间的同时性不可能精确到ns的数量级。所以调试电路时，时序问题要考虑清楚。 原理框图： 抢答按钮蜂鸣器数码显示译码器电路 抢答按钮蜂鸣器 数码显示 译码器电路 主持人开关报警电路锁存器 主持人开关 报警电路 锁存器 数码显示译码器电路减数电路定时电路 数码显示 译码器电路 减数电路 定时电路 单元电路设计 1、抢答部分电路：该部分电路主要就是编码、译码、抢答锁存报警，而抢答锁存报警则为电路核心。各路开关均为四脚按键开关，在正常工作状态下，任意按下一路按键，在74ls148的输入端编码，由于74ls148在编码状态下时，GS输出口为高电平，EO输出口会变为低电平，利用两芯片的该输出口接74ls32或门去控制蜂鸣器，即抢答时只要有按键按下，148工作，蜂鸣器发出声响提示。十位编码74ls148芯片的A2口接非门电平反向之后控制十位数码管显示1。十位编码器的A1和各位编码器的A0作为74ls00与非门的输入，输出接数码管个位数码管的A。其他路同理完成编码和译码电路设计。考虑倒计时部分需要显示30s倒计时，即数码管需要译码输出，译码和锁存端LS=0;在抢答时将四个数码管同时锁存。考虑148的GS端正常工作为高电平，在有一路抢答时，两芯片的GS端通过00与非门后会出现一个高电平脉冲，以此作为74ls74D触发器的CLC触发Q有低变为高电平控制CD4511锁存。 2、倒计时部分电路：该部分电路设计方案较少，主要区别就在于1HZ的脉冲产生。可以用晶振或用NE555芯片构成多谐振荡。在本次设计中采用555，通过芯片外围电路电阻电容参数的选择实现1HZ脉冲。 NE555的1脚是电路地GND；8脚是正电源端Ucc，工作电压范围为5~18V；2脚是低触发端TR；3脚是输出端OUT；4脚是主复位端R；5脚是控制电压端Uc；6脚是高触发端TH；7脚放电端DISC。R1、R2和C为定时电阻和电容，C1为电压控制端稳定电容。在信号的输出端产生矩形脉冲，其振荡频率为 f=1.44/( R1+2R2)C 。 系统功能仿真验证和印制版图的设计 系统仿真电路图如下所示 仿真时由Mutisim仿真结果达到了设计目标，可以实现当主持人按下开始开关，就开始30s倒计时，有人抢答后号码锁存住并且倒计时也停止计时，蜂鸣器发出报警。 系统原理图与PCB图如下： 硬件的装配和调试 调试电路板时，一个数码管无法正确显示、蜂鸣器一接上电源就一直响个不停。之后结合原理图，用万用表检查后发现：接数码管的一个电阻引脚虚焊，重新焊过后，数码管恢复正常。而蜂鸣器一直处于高电平状态，原因是连接蜂鸣器的NPN没有正常工作引脚接错，改过引脚后，蜂鸣器也恢复正常。最后调试后，十路抢答器都正常工作。 结果分析和总结 这次的课程设计基本上达到实验上的基本要求和发挥要求，实际电路和仿真电路相差不大。通过这次课程设计我不仅更加熟悉Protel软件的应用，还学会使用了Multisim软件，学会了利用Multisim对电路进行仿真，通过查找资料巩固的数电知识，虽然PCB图画的不够完美，跳线也多，但焊板焊得还行，最后的调试没有出现太大的问题。相信经过这次之后，以后会做得更好。