多功能数字钟实验报告.docx

页眉内容 页眉内容 页脚内容 页脚内容 班 姓 级： 名： (兴) 2008 级自动化 胡荣 学 号： 2008960623 《多功能数字钟电路的设计、制作 《多功能数字钟电路的设计、制作》 课程设计报告 2010 年 11 月 13 日 目 录 一、 设计目的．．．．．．．．．．．．．．．．． 1 二、 设计内容及要求．．．．．．．．．．．．．． 1 三、 总设计原理．．．．．．．．．．．．．．．． 1 四、 主要元件及设备．．．．．．．．．．．．．． 2 五、 单元电路的设计．．．．．．．．．．．．．． 5 1、 数字电子计时器组成原理．．．．．．．．． 5 2、 用 74LS160 实现 12 进制计数器．．．．．．．．6 3、 校时电路．．．．．．．．．．．．．．．． 7 4、 时基电路设计．．．．．．．．．．．．．． 8 六、 设计总电路图．．．．．．．．．．．．．．． 8 七、 设计结果及其分析．．．．．．．．．．．．． 8 八、 设计过程中的问题及解决方案．．．．．．．．9 九、 心得体会．．．．．．．．．．．．．．．．． 9 十、 附录．．．．．．．．．．．．．．．．．．． 10 多功能数字钟电路设计 一、 设计目的 通过课程设计要实现以下两个目标：一、初步掌握电子线路的设计、组装及调试方法。即根据设计要求，查阅文献资料，收集、分析类似电路的性能，并通过组装调试等实践活动，使电路达到性能要求二、课程设计为后续的毕业设计打好基础毕。业设计是系统的工程设计实践而，课程设计的着眼点是让我 们开始从理论学习的轨道上逐渐引向实际方面运，用已学过的分析和设计电路的理论知识逐，步掌握工程 设计的步骤和方法同，时，课程设计报告的书写为，今后从事技术工作撰写科技报告和技术资料打下基础。 二、 设计内容及要求 1、功能要求： ① 基本功能: 以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12 翻 1”，并要求能手动快校时、快校分或慢校时、慢校分。 ②扩展功能: 定时控制，其时间自定；仿广播电台正点报时—自动报正点时数。 2、设计步骤与要求： ①拟定数字钟电路的组成框图，要求先实现电路的基本功能，后扩展功能，使用的器件少，成本低； ②设计各单元电路，并用 Multisim 软件仿真； ③在通用电路板上安装电路，只要求显示时分； ④测试数字钟系统的逻辑功能； ⑤写出设计报告。设计报告要求：写出详细地设计过程（含数字钟系统的整机逻辑电路图）、调试步骤、测试结果及心得体会。 三、总设计原理 数字电子钟原理是一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码， 并通过显示器显示时间。 四、 主要元件及设备 1、给定的主要器件： 74LS00（4 片），74LS160（4 片）或 74LS161（4 片），74LS04（2 片），74LS20（2 片），74LS48 （4 片），数码管 BS202（4 只），555（1 片），开关（1 个），电阻 47k（2 个）电容 10uF（1 个）10nF(1 个) 各元件引脚图如下图： 74LS00 74LS00 页眉内容 页眉内容 2、仪器和设备: 稳压电源（或数字逻辑学习机），双宗示波器，数字万用表、数字通用板、拨线钳和电烙铁等。 五、 单元电路的设计 1、数字电子钟的设计提示 1）、数字电子计时器组成原理 时显示器分显示器秒显示器 时显示器 分显示器 秒显示器 时译码器 分译码器 页脚内容 秒译码器 时计数器 分计数器 秒计数器 定时控制 仿电台报 整点报时 页眉内容 页眉内容 页脚内容 页脚内容 图 1 数字电子计时器的结构框图 、用 74160 实现 12 进制计数器 1 EPETCLK EP ET CLK Q 0 Q 1 Q 2 Q 3 C 74LS160 LD’ D 0 D 1 D 2 D 3 R ’ D EP ET CLK Q 0 Q 1 Q 2 Q 3 C 74LS160 LD’ D 0 D 1 D 2 D 3 R ’ D 图 2用整体置零法构成的 图 2 用整体置零法构成的 12 进制计数器 CLK 、校时电路 校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。当数字钟接通电源或者计时出现错误是，需要校正时间，校时是数字钟应具备的基本功能。为了电路简单，只对时和分进行校时。校时电路要求在小时校正时不影响分和秒的正常计数，在分校时时不影响秒和小时的计数。时校时电路和分校时电路都是一致的，校时脉冲信号为 10HZ 脉冲， 这样速度正好适中，适合校时。