第汇编语言5章.pptxVIP

1;1;5.1 存储器概述;5.1.1 存储器的类型;5.1.1 存储器的类型;5.1.2 存储器的性能指标与分级结构;5.1.2 存储器的性能指标与分级结构;5.1.2 存储器的性能指标与分级结构;5.1.2 存储器的性能指标与分级结构;10;5.2 常用的存储器芯片;掩模ROM→内容由厂家在生产过程中按用户要求写入，用户不可更改 可编程ROM（PROM）→内容由用户自行写入，写入后不可更改 紫外线擦除PROM（EPROM）→使用前内容可由用户更改，工作过程中只能读不能再写 电擦除PROM（EEPROM）→可随时进行读/写，能长保存信息，断电后不丢失;1.EPROM 常用EPROM以1片2716(2K×8)为最基本容量.如：2732→ 4K×8，2764→8K×8，27128→16K×8，27256→32K×8;2.EEPROM 常用芯片有2816(2K×8)、2817(2K×8)和2864(8K×8). 2816和2864的引线排列与同容量的6116和6264兼容， 2817和2864A的引线排列如图所示：;5.2.2 只读存储器ROM;2817和2864A的引线排列如图所示：;3.闪速存储器 闪速存储器与一般EEPROM不同之处在于，闪速存储器芯片为整体电擦除并需要为其提供12V编程电压.但它的擦除和编程速度高、集成度高、可靠性高、功耗低、价格低，其整体性能优于一般EEPROM;双极型RAM→主要用在高速微机中.;如：6116芯片（存储容量2KB）的引线和功能如下;如：6264芯片的引线和功能如下;2. 动态RAM和内存条;22;23;24;在CPU对存储器进行读/写操作时，首先要由地址总线给出地址，然后要发出相应的读/写控制信号，最后才能在数据总线上进行信息交换. 所以，存储器和CPU的连接，有三个部分： 地址线的连接； 数据线的连接； 控制线的连接。;计算机应用系统的存储器通常由多片存储器芯片组成.芯片内部的存储单元由片内的译码电路对芯片的地址线输入的地址进行译码来选择，称之为字选.字选只要从地址总线的最低位A0开始，把它们与存储器芯片的地址线依次相连即可完成.而存储器芯片则由地址总线中剩余的高位线来选择，这就是片选;地址线数与存储单元数间的关系为： 存储单元=2x（x为地址线数 ） 如下表所列;1.存储器芯片的地址线与地址总线的连接 原则是，从地址总线的最低位A0开始，把它们与存储器芯片的地址线依次相连;5.3.1 存储器芯片与地址总线的连接;5.3.1 存储器???片与地址总线的连接;5.3.1 存储器芯片与地址总线的连接;例5.1 用译码法连接容量为64K×8的存储器，若用 8K×8的存储器芯片，共需多少片？共需多少根地址线？其中几根作字选线？几根作片选线？试用 74LS138画出译码电路，并标出其输出线的选址范围.若改用线选法能够组成多大容量的存储器？试写出 各线选线的选址范围;64K×8/8K×8=8, 即共需要8片存储器芯片 64K=65536=216，故组成64K的存储器共需16根地址线 8K=8192=213， 即13根作字选线，选择片内单元 16-13=3， 即3根作片选线 芯片的13根地址线为A12～A0，余下的高位地址线是A15～ A13，所以译码电路 对A15～A13进行译码，译码电路及译码输出线的 选址范围如图所示;若改为线选法： A15～A13 3根地址线各选一片8K×8的存储器芯片，故仅能组成容量为24K×8的存储器 A15、A14和A13所选芯片的地址范围分别为： 6000H～7FFFH、A000H～BFFFH和C000H～DFFFH;1位、4位和8位的存储器芯片，其数据线分别为1根、 2根和8根，在与8088 CPU总线的8根数据线相连时，采用并联方式： 1位的存储器芯片，用8片，将每片的数据线依次与数据总线的8根数据线相连，8片的地址相同 4位的存储器芯片，用2片，将每片的4根数据线分别与数据总线的高4位和低4位相连，2片的地址相同 8位的存储器芯片，则将它的8根数据线分别与8根数据线相连;ROM→将芯片的输出允许线OE直接与8088的存储器读信号MEMR相连 RAM→将各芯片的输出允许线OE（或RD）并联后与CPU总线的MEMR相连;写允许线WE（或WR）并联后与MEMW相连;例5.2 1K静态RAM的数据线和地址线的连接 1K位存储器芯片，有1024×1位、256×4位和 128×8位等不同结构.因此与8088的8位数据总线相连时，字向采用地址串联，位向采用位并联来满足存储器需要的容量和位数. 如要组成1K×8位的存储器，可以采用1024×1位的存储器芯片，也可采用256×4位的存储器芯片;例5.2;39;用256×4位存储器芯片组成的1K RAM;例5.3 8K EPROM和