原创力文档- 1、本文档共35页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
CPU 系统总线 总线插槽
AB AB
地址锁存
缓冲器
DB DB
I/O
数据锁存 接
CB 缓冲器 CB 口
总线控制
CPU 逻辑
总线
器 I/O
系统 接口
总线的类型
按总线连接的对象和所处系统的层次分
⚫ 级总线
⚫ 系统总线
⚫ 局部总线
⚫ 外部总线
5.1 32位微处理器的外部引脚
1.数据线
数据线：D63~D0共64位
2.地址线
A31~A3 ：高29位地址线
BE7#~BE0#：字节允许信号 （ 体选中信号）
电路对BE7#~BE0#译码以产生A ~A 信号
2 0
3.系统控制信号
时钟输入CLK 是微处理器 与外部操作的同步时基
信号，由时钟 （CLK）输入信号来提供。
CLK
T
时钟周期：
T状态：就是指时钟周期
4.总线周期定义信号(输出)
“周期”是一段时间
CPU通过总线与 器、I/O交换一个数据所需要的时间称为
总线周期
M/IO ：=1,表明该总线周期,CPU与 器交换信息
=0,表明该总线周期,CPU与I/O接 换信息
W/R ：=1,表明该总线周期,CPU进行写操作
=0,表明该总线周期,CPU进行读操作
D/C ：=1,表明该总线周期,传输的是数据
=0,表明该总线周期,传输的是指令代码
这三个信号的组合，决定当前总线周期所完成的操作
总线周期定义的操作
M/IO D/C W/R 操作
0 0 0 中断
0 0 1 中止/ 周期
0 1 0 I/O读
0 1 1 I/O写
1 0 0 微代码读
1 0 1 保留
1
文档评论（0）