DSP芯片结构介绍课件.pptxVIP

DSP芯片结构介绍*第一节 C54x芯片的基本性能1）多总线结构2）40位算术逻辑单元（ALU）3）17×17位并行乘法器4）比较、选择和存储单元（CSSU）5）指数编码器6）两个地址发生器*7）数据总线8）总线寻址空间9）三种存储器空间10）单指令循环和块循环11）区分的存储块移动指令12）32位长操作数指令 13）可编程等待状态发生器和 可编程的存储单元转换 *14）锁相环（PLL）发生器 15）多通道缓冲串口（McBSP） 16）直接存储器访问（DMA）控制器 17）主机接口（HPI） 18）定时器 19）多种节电模式 20）JTAG接口 21）低电压工作 *第二节 C54x芯片的CPU结构40位算术逻辑运算单元（ALU）2个40位累加器A和B移位-16～30位的桶形移位寄存器乘法器/加法器单元比较和选择及存储单元（CSSU）指数编码器CPU状态和控制寄存器包括*C542的结构框图*CPU结构*1. 算术逻辑运算单元 ALU如何获取数据 ALU输出送往何方 溢出怎么办 进位位的作用 什么是双16位算术运算 要点**8931～ 1639～ 3215～ 0DAHAGAL低阶位保护位高阶位O页存储器2. 累加器A和B作用 结构与位置 Ａ和Ｂ的异同 加载与存储中的移位 要点*3．桶形移位器的功能 什么是定标移位处理的作用 归一化的作用 为何要扩展符号位要点*检零饱和取整4．乘法器/加法器 结构 功能 什么是舍入处理 饱和处理的优点数据流向 17X17乘法40位加法*AB桶形移位器SMUXMSW/LSW选择COMPTRN16TCEB15～ EB0CSSU5．比较、选择和存储单元 结构 功能 *D1N1J2*JM1(尺度1)D22*J+1D2N2J+8M2(尺度2)D1If (M1+D1)(M2+D2)then N1= M1+D1Else N1= M2+D2CMPS A，*AR1 ；如果A（31～16）A（15～0）；则A（31～16）-*AR1，；TRN左移1位，0-TRN（0），0-TC ；否则A（15～0）-*AR1，TRN左移1位，；1-TRN（0），1-TC*ABEXP指数编码器T寄存器6．指数编码器结构 功能 要点如何计算指数*7．CPU状态和控制寄存器 3个状态寄存器 功能 位置各bit的作用67要点1DO页存储器*8～ 015～ 1391210131114DPARPCPLCOVAXFOVBTC15121110987654 ～ 0BRAFHMINTM0OVMSXMC16FRCTCMPTASM（1）状态寄存器0（ST0） （2）状态寄存器1（ST1） *15～PTRMP/MCOVLYAVISDROMCLKOFFSMULSST（3）处理器工作方式状态寄存器（PMST） 如何将40位数据饱和处理成32位数 *第三节 内部总线结构不同总线作用与区别 程序总线（PB） 数据总线（CB、DB和EB） 地址总线（PAB、CAB、DAB和EAB）在片双向总线 **读/写方式地址总线程序总线数据总线PABCABDABEABPBCBDBEB程序读△???△???程序写△??????△单数据读??△???△?双数据读?△△??△△?长数据(32位)读?△（hw）△（lw）??△(hw)△（lw）?单数据写???△???△数据读/数据写??△△??△△双数据读/系数读△△△?△△△?外设读??△???△?外设写???△???△*要点为何要设置多内部总线 一个机器周期内可完成的存取操作为何要用两个辅助寄存器算术运算单元 一个周期内如何执行3操作数指令 *程序/数据存储器CPU第四节 C54x芯片的存储器结构一、哈佛结构特点与区别冯?诺依曼结构*程序存储器CPU数据存储器对存储器空间分配的不同考虑特点与区别哈佛结构 改善的哈佛结构*二、哈佛结构存储空间分配 DARAMSARAMROM空间构架64K字程序存储空间64K字数据存储空间64K字的I/O空间特点并行性及RAM双寻址片内/片外存储器*存储器型式C541C542C543C545C546C548C549ROM28K2K2K48K48K2K16K程序20K2K2K32K32K2K16K程序/数据8K0016K16K00DARAM♀5K10K10K6K6K8K8KSARAM♀0000024K24K*1．存储器空间的划分与交叉 DARAMSARAMROM片内存储器类型使能空间交叉的条件MP/位OVLY位DROM位程序数据禁止片内存储器空间*TMS320C549存储器空间分配图*C548和C549页扩展方法对程序空间扩展 *器件ROMMP/MC=0DARAMOVLY=1SARAMOVLY=1C54128K5K-C5422K10K-C5432K10K-C5454