基本逻辑门及其应用.ppt

第一页，共三十三页，2022年，8月28日 74LS83 5V 第二页，共三十三页，2022年，8月28日 二、实验内容 1．测试门的逻辑功能 2．门电路多余输入端的处理方法。 3 . 按照表１的数据设计三个逻辑电路, 并在实验箱上完成功能验证。 第三页，共三十三页，2022年，8月28日 　 １对于门电路逻辑功能测试的基本操作： 选中一个逻辑门，将输入端接数据开关，输出端接电平指示灯。通过指示灯来观察逻辑门的输出状态。测试操作时，按照输入数据扳动开关，改变输入电平，用逻辑笔测试出对应门电路的输出电平。若其逻辑关系正确，可以使用在实验电路中，否则，不能使用。 第四页，共三十三页，2022年，8月28日 2．对于多余输入端的处理方法。对于与门、与非门电路多余输入端的处理方法有基本两种。 ⑴多余输入端与输入端可以并联使用。 ⑵多余输入端可以接高电平或通过串接限流电阻 接高电平。如图1所示 第五页，共三十三页，2022年，8月28日 3 . 或门、或非门的多余输入端的处理。 ⑴多余输入端与正在使用的输入端可以并联使用; ⑵多余输入端可以接低电平或接地。如图2所示。 第六页，共三十三页，2022年，8月28日 一般多余端不允许悬空。 对于与、与非、与或非中的与，根据A与1为A，A与A为A，可以将多余输入端通过电阻接电源，或与有用输入端并接。 对于或、或非、与或非中的或，根据A或0为A，A或A为A，可以将多余输入端接地，或与有用输入端并接。 第七页，共三十三页，2022年，8月28日 图1 与门、与非门多余输入端的处理方法 三、实验原理图 (c) + V cc A F A + V cc F (a) (b) + V cc A B F 1k R 第八页，共三十三页，2022年，8月28日 图2 或门、或非门的多余输入端的处理方法 ≥ 1 + V cc A F (a) A ≥ 1 + V cc F (b) 第九页，共三十三页，2022年，8月28日 ①用74LS00实现表1的逻辑功能,写出逻辑表达式进行化简,设计并画出逻辑电路图。 表1 数据表 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 0 1 1 3. 对于设计逻辑电路 部分要求采用三 种方案 第十页，共三十三页，2022年，8月28日 　 ②用74LS02实现表1的逻辑功能,写出逻辑表达式进行化简,设计并画出逻辑电路图。 　③用74LS51（与或非形）实现表1的逻辑功能,写出逻辑表达式进行化简,设计并画出逻辑电路图。 以上设计要求: 器件引脚标号要标明齐全。并在实验仪上验证逻辑功能。（将输入端接逻辑开关，输出端接发光二极管，通过发光二极管的状态来观察输出状态）。 第十一页，共三十三页，2022年，8月28日 扩展实验 用异或门74LS86设计一个 四位二进制数取 反电路，画出逻辑电路，要求同上。列出功 能表，并通过实验验证。做仿真。 五．实验内容３ 第十二页，共三十三页，2022年，8月28日 1. 电子技术综合实验仪； 2. 计算机; 3. 元器件 集成电路：74LS00，74LS86，74LS51，74LS02。 六、实验仪器、设备与器件 第十三页，共三十三页，2022年，8月28日 　　1. 实验目的; 　　2. 实验仪器与器件; 　　3. 按实验内容要求设计并画出逻辑图写清楚电路设计过程与完成步骤。 　　4. 对实验中出现的问题和实验结果进行分析; 5.写出实验体会。 　七、实验报告要求 第十四页，共三十三页，2022年，8月28日 八、思考题 1. 逻辑门多余输入端应如何处理？ 2. 逻辑门的输出端应注意哪些问题？ 3.能否用CMOS门驱动TTL门？为什么？ 第十五页，共三十三页，2022年，8月28日 器件引脚图 74LS00 74LS02 74LS51 第十六页，共三十三页，2022年，8月28日 实验12加法器及译码显示电路 一、实验目的 1.掌握二进制加法运算。 2.掌握全加器的逻辑功能。 3.熟悉集成加法器及其使用方法。 4.掌握七段译码器和数码管的使用。 第十七页，共三十三页，2022年，8月28日 1.基本设计任务与要求 ⑴设计一个一位二进制全加器（先仿真后实做） 要求用74LS00和74LS86实现。 ⑵设计一个余3码至8421码的转换电路（实做） 要求用74LS83实