- 1、本文档共31页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
一、选择题
求逻辑函数Y ? AB ? B ? AB 的最简与或式( )
) A ? B ? AB
(C) A ? B ? B
A ? B (D)1
函数 F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。A.F(A,B,C)=∑m(0,2,4) B. (A,B,C)=∑m(3,5,6,7) C.F(A,B,C)=∑m(0,2,3,4) D. F(A,B,C)=∑m(2,4,6,7)
求逻辑函数Y ? ABC ? ABC ? ABC ? A ? BC 的最简与或式
Y ? ABC ? A ? BC B. Y ? A ? BC C. Y ? 1 ? BC D. 1
求逻辑函数Y ? ABC ? ABC ? ABC ? A ? BC 的最简与或式
Y ? AB ? B B. Y ? 1 C. Y ? A ? B D. Y ? ABC ? AB ? AC
求逻辑函数 Y ( A, B,C, D) ? ? (m
, m , m
, m , m
, m , m , m , m
, m , m
) 最简与
或式( ) ( A)B ? CD ? AD (C)B ? CD ? AD
0 1 2 3 4
(B)B ? CD ? ACD
(D)B ? CD ? AD
6 8 9
10 11 14
函数Y ? ABC ? AB 的最简与或式( )
) AB ? AB ? AC ? BC
(C)0
AB ? AB ? AC ? BC
(D)1
逻辑函数 Y ? ABC ? ( AB ? AB ? BC) ,最少需要几个与非门可以实现此逻辑
(
)
(A) 2
(B) 3
(C) 4
(D) 5
逻辑函数 Y ? CD( A ? B) ? ABC ? ACD 约束条件 AB ? CD ? 0 的最简与或式
( )
)B ? AD ? AC
(C)B ? AD ? AC
B ? AD ? AC
(D)B ? AD ? AC
逻辑函数Y ( A, B, C) ? ABC ? AC ? BC 的标准与或式为( )
( A)? m(1,3,5,7)
(C)? m(1,2,5,7)
(B)? m(0,3,5,7)
(D)? m(1,3,5,6)
图中门电路为 74 系列 TTL 门。要求当 VI=VIH 时,发光二极管 D 导通并发光,
且发光二极管导通电流约为 10mA,下列说法正确的是( )
RV
R
V
CC
R
I
D
D
V
I
(A) (B)
(A)两个电路都不能正常工作(B)两个电路都能正常工作(C)电路(A)可以正常工作(D)电路(B)可以正常工作
74HC00 为 CMOS 与非门采用+5V 电源供电,输入端在下面哪种接法下属于逻辑 0( )
输入端接地 B. 输入端接高于 3.6V 电源 C. 输入端悬空 D. 输入端接同类与非门的输出高电平 3.6V
下列说法正确的是( )
(A)组合逻辑电路的输出不仅和该时刻的输入有关,还与电路原来的状态有关(B)常用的组合逻辑电路有编码器、译码器、加法器、比较器、寄存器
组合逻辑电路可能发生竞争冒险
组合逻辑电路需要用状态方程来描述其逻辑功能
用 8 选 1 数据选择器实现函数Y = ACD + ABCD + BC + BCD ,A2、A1、A0
分别接 A、B、C,下列选项正确的是( ) 4 分
(A) D0= D5=1 D1= D4=D D2= D D3= D6=D7=0 (B) D0= D5=0 D1= D4=D D2= D D3= D6=D7=1 (C) D0= D5=0 D1= D4=D D2= D D3= D6=D7=1
(D) D0= D5=0 D1= D4=D D2= D D3= D6=D7=0
8 线—3 线优先编码器的输入为I0—I7 ,当优先级别最高的 I7 有效时,其输出
Y ? Y ? Y
2 1 0
的值是( )。
A.111 B. 010 C. 000 D. 101
十六路数据选择器的地址输入(选择控制)端有( )个。
A.16 B.2 C.4 D.8
已知 74LS138 译码器的输入三个使能端( E3=1, E1=E2=0)时,地址码A2A1A0=011,则输出 Y7 ~Y0 是( ) 。
A.B.C.D.设计一个全加器,选择哪个方案可以实现( )
编码器和必要的门电路
数值比较器和必要的门电路(C)二进制译码器和必要的门电路
(D)7 段显示译码器和必要的门电路
函数 F=AB+BC,使 F=1 的输入 ABC 组合为( ) A.ABC=000 B.ABC=010 C.ABC=101 D.ABC=110
已知某
文档评论(0)