CMOS射频集成电路综述.docx

CMOS射频集成电路综述 李*1,张*2，张*3 1,2,3哈尔滨工业大学材料科学与工程学院电子封装技术专业 摘要 近几年来，第三代移动通信、全球卫星定位系统（GPS）、无线局域网（WLAN）和蓝牙（bluetooth）等技术迅速发展，大大促进了对低成本、低功耗、高容量CMOS射频集成电路的需求。本文介绍了CMOS射频集成电路的发展背景及其国内外动态。介绍了各种收发器的体系结构，对它们的优缺点进行比较，指出在设计中要考虑的一些问题。讨论了射频频段电感、电容等无源器件集成的可能性以及方法。提出了一些对CMOS射频集成电路的发展方向的看法。 关键词CMOS射频集成电路；低噪声放大器；功率放大器0简介0.1互补金属氧化物半导体（CMOS） CMOS指互补金属氧化物半导体元件及制程。自1958年美国德克萨斯仪器公司发明集成电路后，随着硅平面技术的发展，二十世纪六十年代先后发明了双极型和MOS型两种重要的集成电路，它标志着由电子管和晶体管制造电子整机的时代发生了量和质的飞跃。 MOS是：金属-氧化物-半导体结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。由MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为CMOS-IC。 数字集成电路按导电类型可分为双极型集成电路（主要为TTL）和单极型集成电路（CMOS、NMOS、PMOS等）。CMOS电路的单门静态功耗在毫微瓦数量级。 CMOS由PMOS管和NMOS管共同构成，它的特点是低功耗。由于CMOS中一对MOS组成的门电路在瞬间要么PMOS导通、要么NMOS导通、要么都截至，比线性的三极管（BJT）效率要高得多，因此功耗很低。 相对于其他逻辑系列，CMOS逻辑电路具有以下优点： 1、允许的电源电压范围宽，方便电源电路的设计 2、逻辑摆幅大，使电路抗干扰能力强 3、静态功耗低 4、隔离栅结构使CMOS器件的输入电阻极大，从而使CMOS期间驱动同类逻辑门的能力比其他系列强得多。 0.2微波/射频技术 微波/射频技术在面世的半个多世纪以来，广泛地应用在军用、民用事业中。尤其是近年来无线通讯、卫星定位导航、精确制导及反制导、以及各类雷达大量需求的刺激，使得微波/射频技术以前所未有速度迅猛发展，进入了以微波集成电路和射频集成电路为代表的电路微波/射频微电子技术时代。尤其在过去一二十年中，无线通信技术日新月异，大大促进了以SiCMOS工艺为代表的射频集成电路的迅猛发展。其应用领域主要以第三代移动通信、全球定位系统(GPS)、无线局域网(WLAN)为代表。 与其它工艺相比，CMOS工艺存在跨导小、频率特性差、噪声大及无源器件集成困难等不足。为实现CMOS射频集成电路，在系统级上需要研究收发器体系结构以尽量减少乃至消除收发器中所需无源器件，降低系统对于射频前端的技术指标要求；在电路级上需要研究能够工作在射频频段的高性能单元电路和高品质因数的无源器件。 1收发器的体系结构 接收是收发器中的主要部分，无线接收的最经典结构是超外差接收(或称中频接收)，它将带内信号从射频变换到固定中频，然后在中频进行带通滤波、自动增益控制等处理。它使用大量高品质因数的分离元件构成单元电路来实现高选择性和高灵敏度，主要包括低噪声放大器、混频器、射频、中频和镜像频率抑制滤波器和压控振荡器等等。为采用CMOS工艺集成带来了困难。 传统的接收中模数转换是在基带进行，因此前面需要模拟中频级。采样中频接收通过亚采样将中频信号变频至第二中频，然后由带通Z-A模数转换器数字化，最后由数字混频器下变频至基带信号。这种方案提高了接收机的数字化程度，增加了灵活性，降低了功耗。 2CMOS射频集成电路中的功能单元2.1低噪声放大器 低噪声放大器是收发器中接收部分的第一个模块，其重要的指标有两项：噪声指数一一确定了最小可检测信号；三阶输入截止点一一与噪声指数一起确定了无杂散输出动态范围。此外还有一些附加要求，比如适当的增益和低直流功耗等。 2.2混频器 混频器是射频前端最关键的模块，它实现了频率变换过程。混频器的设计要综合考虑线性度、转换增益、端口到端口的隔离度等指标，其中最关键的指标是线性度。 目前最常见、应用最为广泛的混频器结构是使用Gilbert乘法器。它工作原理简单，但是在没有预失真电路的情形下，本振的线性输入范围很小，所以乘法器型混频器通常工作在开关模式。这种方式有两个重要的缺陷。首先，为了使调制管几乎瞬时开关并防止大的三阶交调失真，必须使用大的本振方波信号。同时，大的本征信号会导致大的本振馈通问题。其次，在方波信号中，三次、四次谐波只分别比基波信号低10dB和14dB。这样，就必须在混频器后接滤波器以满足带外信号特性。 2.3频率综合器 频率综合器通过对一个具有较高频率稳准度的