利用I2C地址匹配唤醒的低功耗芯片架构及唤醒方法发明专利.pdf

利用I2C地址匹配唤醒的低功耗芯片架构及唤醒方法发明专利.pdf

  1. 1、本文档共13页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112148662 A (43)申请公布日 2020.12.29 (21)申请号 202010827718.3 (22)申请日 2020.08.17 (71)申请人 上海赛昉科技有限公司 地址 201203 上海市浦东新区自由贸易试 验区盛夏路61弄张润大厦2号电梯楼 层5层(实际楼层4层)02室 (72)发明人 佘磊  (74)专利代理机构 上海邦德专利代理事务所 (普通合伙) 31312 代理人 余昌昊 (51)Int.Cl. G06F 13/42 (2006.01) G06F 13/40 (2006.01) G06F 1/3234 (2019.01) G06F 1/24 (2006.01) 权利要求书2页 说明书6页 附图4页 (54)发明名称 利用I2C地址匹配唤醒的低功耗芯片架构及 唤醒方法 (57)摘要 本发明涉及集成电路技术领域,具体涉及一 种利用I2C地址匹配唤醒的低功耗芯片架构及唤 醒方法,包括:实现片上系统主要功能的PD_SOC 电源域;实现整体的上下电、各组分别retention 和powerdown多种低功耗模式的组合的PD_RAM电 源域;实现全局配置、全局时钟复位和功耗管理 的PD_LPM电源域;实现always on域的全局配置、 低频时钟和全局复位、唤醒和电源/功耗管理的 PD_AON电源域。本发明通过设置I2C从机地址匹 配模块,使I2C从机低功耗芯片处于最低功耗模 式,利用I2C的SCL和SDA来驱动I2C从机地址匹配 A 模块,当地址匹配时,触发I2C从机低功耗芯片从 2 低功耗模式退出至工作模式,在完全不增加系统 6 6 8 集成成本的情况下,I2C从机低功耗芯片能使用 4 1 2 最低功耗模式,解决了传统设计不能兼顾功耗和 1 1 N 系统集成成本的缺陷。 C CN 112148662 A 权 利 要 求 书 1/2页 1.一种利用I2C地址匹配唤醒的低功耗芯片架构,所述构架电源网络的组件包括外部 供电管脚VCC1和VCC2、LDO-SOC、LDO-AON、BGP、PSW1及PSW2,其特征在于,包括: 实现片上系统主要功能的PD_SOC电源域; 实现整体的上下电、各组分别retention和powerdown多种低功耗模式的组合的PD_RAM 电源域; 实现全局配置、全局时钟复位和功耗管理的PD_LPM电源域; 实现always on域的全局配置、低频时钟和全局复位、唤醒和电源/功耗管理的PD_AON 电源域。 2.根据权利要求1所述的利用I2C地址匹配唤醒的低功耗芯片架构,其特征在于,所述 PD_SOC电源域包括CPU、存储器、总线、DMA和外设在内的片上系统的组件。 3.根据权利要求1所述的利用I2C地址匹配唤醒的低功耗芯片架构,其特征在于,所述 PD_RAM电源域包括一组带retention和powerdown模式的SRAM在内的组件,所述PD_RAM电源 域用于应对不同场景对存储器的需求。 4.根据权利要求1所述的利用I2C地址匹配唤醒的低功耗芯片架构,其特征在于,所述 PD_LPM电源域包括系统控制寄存器、功耗管理单元PMU_LP、RC振荡器和锁相环在内的组件。 5.根据权利要求1所述的利用I2C地址匹配唤醒的低功耗芯片架构,其特征在于,所述 PD_AON电源域包括APB异步桥、系统控制寄存器、低功耗唤醒计时器、实时时钟RTC、功耗管 理单元PMU_AON、低频振荡器时钟、LDO-SOC、LDO-AON、上电复位

文档评论(0)

137****7707 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档