计算机组成原理(考研期末)知识点总结.docVIP

PAGE 2 计算机组成原理（考研期末）知识点总结 存储系统 存储器的基本概念 分类 作用（层次）：CACHE 主存 辅存 存储介质：磁 半导体 光 存取方式 随机存取：RAM ROM 串行访问 顺序存取：磁带 直接存取：磁盘 信息可保存性－－易失性 破坏性读出 非 性能指标 存储容量 字 单位成本 每位成本 存储速度 （数据传输率 主存带宽） 层次化结构 Cache－主存层次：硬件实现，解决速度不匹配问题 主存－辅存层次：硬件+操作系统实现，解决容量问题，逐渐形成虚拟存储系统 半导体存储器 存储器芯片的基本结构 译码驱动电路(译码器：扩充容量) 存储矩阵 读写电路 地址线，数据线，片选线，读写控制线 半导体存储器RAM（易失性存储器） SRAM：触发器存储信息，速度快成本高集成度低，用于高速缓存 DRAM：电容存储信息，需要刷新，速度慢成本低，集成度高，用于主存SDRAM DRAM的刷新：集中刷新，分散刷新， 异步刷新 不需要CPU控制 行为单位，仅需要行地址 存储器中所有芯片同时刷新 RAM的读写周期 ROM（非易失性存储器） 特点：结构简单，位密度比RAM高，非易失性，可靠性高 类型：MROM，PROM，EPPROM，FLASH MEMORY，SSD 存储器与CPU的协同工作（提高存储系统的工作速度） 主存与CPU的连接 字扩展 位扩展 线选法 译码片选法 译码器的使用 分析地址空间 字位同时扩展 选择存储器芯片 与CPU进行连接 双口RAM和多模块存储器 多模块存储器 单体多字 多体并行 低位交叉编址 高位交叉编址 双端口RAM 高速缓冲存储器 CACHE局部性原理和性能分析 局部性原理 空间局部性 时间局部性 性能分析 命中率和失效率 CACHE主存体系的平均访问时间 CACHE工作原理 地址映射方式 全相联 直接相联 组相联 替换算法 RAND随机 FIFO先入先出 LRU最近最少使用 LFU最不经常使用 写策略 命中 全写法 写回法 不命中 写分配法 非写分配法 虚拟存储器（主存和辅存共同构成）（增加存储系统的容量） 基本概念：虚地址（逻辑地址）映射到实地址（物理地址） 解决问题：进程并发问题和内存不够用问题 类型 页式 段式 段页式 虚实地址转换（提高速度） 快表TLB 慢表Page 指令系统 指令格式 操作码和地址码组成一条指令 操作码 定长操作码和扩展操作码 操作码类型 指令寻址方式 指令寻址（通过PC） 顺序寻址 跳跃寻址 数据寻址 隐含寻址 立即寻址：给寄存器赋初值 直接寻址 间接寻址：扩大寻址范围，便于编制程序 寄存器寻址：指令执行速度更快 寄存器间接寻址 偏移寻址（各寄存器内容+形式地址）：基址寻址，变址寻址（处理数组，编制循环程序），相对寻址 堆栈寻址 CISC和RISC CISC复杂指令系统计算机（用微程序控制器） 更多更复杂 ，一般为微程序控制，用于计算机系统 RISC精简指令系统计算机（用硬布线控制器） 指令数目少，字长固定，寻址方式少，寄存器数量多，一般为组合逻辑控制，用于手机 中央处理器 CPU的功能和基本结构 CPU的功能：指令控制，操作控制，时间控制，数据加工，中断处理 运算器 功能：对数据进行加工 基本结构： 算术逻辑单元ALU 暂存寄存器 通用寄存器组 累加寄存器ACC 程序状态字寄存器PSW 移位器，计数器 控制器 功能：取指令，分析指令，执行指令 控制器的基本结构 程序计数器PC 指令寄存器IR 指令译码器，时序系统，微操作信号发生器 存储器地址寄存器MAR 存储器数据寄存器MDR 数据通路的基本结构 专用通路 内部总线 指令执行过程 指令周期 构成：机器周期、CPU周期——CPU时钟周期、节拍 类型：取指周期，间址周期，执行周期，中短周期 标志触发器FE,IND,EX,INT：区别工作周期 数据流 取指周期：根据PC取出指令代码存放在IR 间址周期：根据IR中指令地址码取出操作数的有效地址 执行周期：根据指令字的操作码和操作数进行相应操作 中断周期：保存断点，送中断向量，处理中断请求 执行方案 单指令周期：串行，指令 相同执行时间 多指令周期：串行，指令 不同执行时间 流水线方案：隔一段时间启动一条指令，多条指令处于不同阶段，同事并行处理 数据通路的功能和基本结构（连接路径） CPU内部总线 单总线 多总线 专用数据通路：多路选择器和三态门 了解各阶段微操作序列和控制信号 控制器的功能和工作原理 控制器的结构和功能 计算机硬件系统连接关系 控制器的功能：取指令，分析指令，执行指令 控制器的输入和输出 硬布线控制器 硬布线控制单元图：组合逻辑电路+触发器 设计步骤（了解） 分析每个阶段的微操作序列 选择CPU的控制方式 安排微操作序列 电路设计 微程序控制器 基本结构