- 1、本文档共17页,其中可免费阅读16页,需付费10金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
- 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明公开了一种环栅晶体管及其制造方法,涉及半导体技术领域,用于在有效抑制环栅晶体管的寄生沟道漏电的情况下,防止出现带间隧穿问题,提升环栅晶体管的工作性能,降低环栅晶体管的制造难度。所述环栅晶体管包括:半导体基底、有源结构、重掺杂外延结构和栅堆叠结构。上述有源结构形成在半导体基底上。有源结构包括源区、漏区、以及位于源区和漏区之间的沟道区。半导体基底位于沟道区下方的部分内开设有向内凹入的第一凹槽。重掺杂外延结构填充满第一凹槽。重掺杂外延结构的导电类型分别与源区和漏区的导电类型相反。栅堆叠结构环绕在
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 116487441 A
(43)申请公布日 2023.07.25
(21)申请号 202310519529.3
(22)申请日 2023.05.09
(71)申请人 中国科学院微电子研究所
地址 1
文档评论(0)