【单片微机原理及应用】第6章存储器.pptx

第6章 半导体存储器本章学习要点： 1、典型的半导体存储器芯片 2、CPU与存储器的连接 1§6.1概 述 性能指标分类 2§6.1.1半导体存储器的性能指标 1、容量 2、最大存取时间 3、其他指标 3静态RAM（SRAM）动态RAM（DRAM） 集成RAM （IRAM）随机存取存储器（RAM）半导体存储器掩膜式ROM一次性可编程ROM（PROM） 紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）只读存储器 （ROM）§6.2.1半导体存储器的分类1、从应用的角度分类4读写存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统5只读存储器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除62、从在系统中的位置分类CPUCACHE主存（内存）接口辅存（外存）比较：价格容量访问速度访问频率73、从从制造工艺上分双极型M：TTL电路、集成度低、功耗大、价格高、速度快。常用作高速缓冲器。单极型M：MOS电路，集成度高、功耗小、价格低。有多种制造工艺， NMOS（N沟道MOS） HMOS（高密度MOS） CMOS（互补型MOS） CHMOS（高速CMOS）等用于制作多种存储器。 8地址寄存地址译码读写电路数据寄存存储体ABDB控制电路OEWECS§6.3 .1 SRAM 1、结构原理 简述900存储单元1A2A1A0行译码A5A4A3A2A1A01译码器64个单元764个单元017列译码63A3A4A5单译码双译码地址译码电路10① 存储体存储器芯片的主要部分，用来存储信息② 地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元 ③ 片选和读写控制逻辑选中存储芯片，控制读写操作112、典型SRAM芯片 HM6264BL（低功耗CMOS SRAM） 1）、引脚图12NCA12A7A6A5A4A3A2A1A0I/O1I/O2I/O3Vss1234567891011121314VccWECS2A8A9A11OEA10CS1I/O8I/O7I/O6I/O5I/O42827262524232221201918171615主要引脚：13根地址线A12～A08根数据线I/O8～I/O1片选CS读写WE OE13N2=容量2）、型号——容量——地址引脚数→逻辑图型号——容量：去前两位系列号（62），剩余数字除以8，单位K64/8=8K个单元容量——地址引脚数（N）：14逻辑图：不管引脚位置，只标出AB、DB、CB引脚除非特殊说明，本课程常见芯片DB引脚均为8CB引脚包含读写控制以及片选引脚。15例： 6116 、62128 2114（1K*4）、1627512引脚图VccA15A14A12128A13A7227A8A6326A5A9254A4A11524OEA3623A10722A2821A1CE920A0D71019D6D01118D1D51217D2D41316D3GND1415§ 6.4.1 典型ROM芯片 INTER27C512 1）、引脚图17N2=容量2）、型号——容量——地址引脚数→逻辑图型号——容量： 前两位系列号（27）512/8=64K个单元容量——地址引脚数（N）：18CB引脚只包含读控制 OE 以及片选 CS 引脚。逻辑图：自己完成 INTER27C128 INTER27C010(128k*8) INTER2716 INTER2732 INTER2764 19§6.5存储器与CPU的连接为本章重点译码方法同样适合I/O端口20一、存储器接口应考虑的几个问题 1. 芯片的选用; 2. CPU总线负载能力.二、片选方式 常用的片选方式： 线选法 全译码法 部分译码法21§6.5.1 芯片的选用 1、类型存放信息类型→选ROM / RAM功耗→小系统中为避免复杂，常选择SRAM 大系统中用DRAM生产数量→大批量生产用掩膜ROM和PROM 小批量生产中用EPROM 222、时序配合 存储器对读写时间的要求小于CPU对读写时间的要求。一般的存储器芯片都能满足这一要求。 233、容量 根据要求选择容量和数量，考虑扩展余地；尽量采用单片容量较大的方案：线路简单，调试方便，系统稳定。 24§6.5.2 总线负载问题 CPU一般直接驱动一个TTL器件，20个MOS器件，超载时将造成信息的错误。 单向→ 可用74LS244、74LS367、373、Intel 8282等芯片来驱动；双向→可用I