2023年河源职业技术学院计算机应用技术专业《计算机组成原理》科目期末试卷A（有答案）.docxVIP

2023年河源职业技术学院计算机应用技术专业《计算机组成原理》科目期末试卷A（有答案） 一、选择题 1、某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ms，主存的存取周期为50ms。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache一主存系统的效率是（ ）。 【注：计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效；Cache访问未命中，则等待主存访问】 A.0.833 B.0.856 C.0.95 8D.0.862 2、存储器采用部分译码法片选时，（ ）。 A.不需要地址译码器 B.不能充分利用存储器空间 C.会产生地址重叠 D.CPU的地址线全参与译码 3、下列选项中，能缩短程序执行时间的措施是（ ）。 1.提高CPU时钟频率Ⅱ.优化数据通路结构ll.对程序进行编译优化 A.仪I、Ⅱ B.仅I、Ⅲ C.仅Ⅱ、I D.I、Ⅱ、Ⅲ 4、CPU中的译码器要用（ ）。 A.地址译码人 B.指令译码 C.数据译码1 D.控制信号译码 5、假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B和C三类指令的CPl和执行两种不同序列所含的三类指令条数见下表。则以下结论错误的是（）。 I.序列一比序列二少l条指令 Ⅱ.序列一比序列二的执行速度快 Ⅲ.序列一的总时钟周期数比序列二多1个 Ⅳ.序列一的CPI比序列二的CPI大 A.I、ll B.1、Ⅲ C. ll、1V D.Ⅱ 6、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（ ）。 I.在总线仲裁方式中，独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的 II.在总线仲裁方式中计数器查询方式，若每次计数都从“0”开始，则所有设备使用总线的优先级相等 III.总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用CPU的判优方式 IV.中断判优逻辑既可以通过硬件实现，也可以通过软件实现， A. I，II B. I，III，IV C. I，II，IV D.I，IV 7、一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据。这种总线事务方式称为（ ）。 A.并行传输 B.串行传输 C.突发传输 D.同步传输 8、单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是（ ）。 A.可以采用单总线结构数据通路 B.处理器时钟频率较低 C.在指令执行过程中控制信号不变 D.每条指令的CPI为1 9、组合逻辑控制器和微程序控制器的主要区别在于（ ）。 A.ALU结构不同 B.数据通路不同 C.CPU寄存器组织不同 D.微操作信号发生器的构成方法不同。 10、某磁盘的转速为10 000r/min，平均寻道时间是6ms，磁盘传输速率是20MB/s，磁盘控制器延迟为0.2ms，读取一个4KB的扇区所需平均时间约为（ ）。 A.9ms B.9.4ms C.12ms D.12.4ms 11、禁止中断的功能可以由（ ）来完成。 A.中断触发器 B.中断允许触发器 C.中断屏蔽触发器 D.中断禁止触发器 12、一个浮点数N可以用下式表示： N=mrme，其中，e=rcg； m：尾数的值，包括尾数采用的码制和数制： e：阶码的值，一般采用移码或补码，整数； Tm：尾数的基； re：阶码的基； p：尾数长度，这里的p不是指尾数的：进制位数， 当ra=16时，每4个二进制位表示一位尾数； q：阶码长度，由于阶码的基通常为2，因此，在一般情况下，q就是阶码部分的二进制位数。研究浮点数表示方式的主要目的是用尽量短的字长（主要是阶码字长q和尾数字长的和）实现尽可能大的表述范围和尽可能高的表数精度。根据这一目的，上述6个参数中只有3个参数是浮点数表示方式要研究的对象，它们是（ ）。 A.m、e、rm B. rm、e、rm C.re、p、q D. rm、p、q 13、组成一个运算器需要多个部件，但下面所列（ ）不是组成运算器的部件。 A.通用寄存器组 B.数据总线 C.ALU D.地址寄存器 14、假设变址寄存器R的内容为1000H，指令中的形式地址为2000H：地址1000H中的内容为2000H，地址2000H中的内容