北京邮电大学 数字逻辑期末模拟试题10.docx

本科试卷（十） 一、选择题（每小题 2 分，共 30 分） 下面逻辑式中，正确的是 。 A ? B ? A ? B B. A ? A ? 1 C. A ? A ? 0 D. A ? A ? 1 逻辑函数F=A ? （A ? B）的值是 。 A．B B. A C.A? B D. A ? B 与最小项表达式F(A,B,C)=m0+m2+m5+m7 等价的逻辑函数为 。 F=A⊙C B. F ? ABC ? ABC C. F ? AC ? AC D.F=∑(0,5) a a 1 、 2 、 a a 3 、 4 、 a 5 是五个开关，设它们闭合时为逻辑1，断开时为逻辑 0，电灯 F=1 时表示灯亮，F=0 时表示灯灭。若在五个不同的地方控制同一个电灯的灭亮，逻辑函数F 的表达式是 。 a a A． 1 2 a a a 3 4 5 B. a ? a 1 2 a ? a ? a 3 4 5 a ? a C. 1 2 ? a ? a ? a 3 4 5 a a D. 1 ⊙ 2 ⊙ a a a 3 ⊙ 4 ⊙ 5 用低电平为输出有效的译码器实现组合逻辑电路时，还需要 。A．与非门 B.或非门 C.与门 D.或门 逻辑函数 F ? AC ? AB ? BC ,当变量的取值为 时,不出现冒险现象。A．B=C=1 B．B=C=0 C．A=1 ，C=0 D．A=0，B=0 集成计数器的模值是固定的，但可以用 来改变它们的模值。 复 0 和复 9 B.置数法和复位法 C.改变初值法 D. 控制CP 脉冲 同步时序电路和异步时序电路比较，其差异在于后者 。A．没有触发器 B．没有统一的时钟脉冲控制 C．没有稳定状态 D．输出只与内部状态有关 有 S1，S2 两个状态，在相同输入条件下 ，可确定S1 和S2 不等价。A．输出相同 B．输出不同 C．状态相同 D．状态不同 一个T 触发器，在T=1 时，加上时钟脉冲，则触发器 。A．保持原态 B．置 0 C．置 1 D．翻转 下面说法错误的是 。 一个RAM 有三组信号线，地址线，数据线，读/写命令线。 B．RAM 中地址线是双向的，它传送地址码，以便按地址码访问存储单元。C．RAM 中数据线是双向的。 D．RAM 中读写命令线是单向的，它是控制线。 12.64K×16 位 E 2PROM 芯片，其地址线有 条，数据线有 条。 A．64，16 B．16，64 C．16，4 D．16，16 下面 不属于PLD 中可编程连接采用的处理技术。 A．熔丝技术 B．反熔丝技术 C．EPROM 技术 D．SRAM 技术14.使用 构成时序电路时需外加触发器。 A.FPLA B.GAL C.ispLSI1032 D.FPGA ASM 流程图是设计 的一种重要工具。 A.控制器 B.运算器 C.计数器 D.存储器 二、填空题（每小题 2 分，共 18 分） 异或运算的布尔代数和VHDL 表示分别为 和 。 布尔代数的基本规则有代入规则，反演规则和 规则。 奇偶教验器的基本原理是：偶数个1，它的和数总是 ；奇数个 1，它的和数总是 。 八路数据选择器电路如图 2-1 所示，该电路实现的逻辑函数表达式是 。 JK 触发器的次态方程是Qn+1＝ 。 某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移16 位，完成该操作需要 μS。 RAM 和ROM 有三组信号线，它们是地址线， ，数据线。 一个 6 变量的与阵列， 列线是 条，一个与门的输入线是 条，最多有 个编程点。 微程序控制器是将所有的操作控制信号编码成一条条微指令，存放在一个 中，系统工作时一条接一条读出，产生各种操作控制信号以控制执行部件。 三、组合逻辑设计（12 分） 用与非门设计一个组合电路，逻辑功能如下：当三个裁判(含一个裁判长)一致均同意， 或一个裁判和裁判长同意时，输出成绩有效．否则，成绩无效。要求： 列真值表。 输出函数表达式。 输出函数最简式。 用与非门实现。 四、时序逻辑分析（14） 1XYJ 1 X Y J 1 Q 1 J 2 Q 2 K Q 1 1 K Q 2 2 写出激励方程、状态方程、输出方程。 列出状态转移表，画出状态转移图。 判断电路类型，描述电路功能。 CP 图 1 五、VHDL 语言设计（12） 用 VHDL 设计 3 线－8 线译码器。 六、小型控制器设计（14 分） 有一个数字比较系统，它能连续对两个八位二进制数据进行比较，操作过程如下： 先将两个数存入寄存器A 和寄存器B，然后进行比较，最后将大数移入寄存器B 中。 其方框图如图 2 所示。其中 Y 为输入信号，LDA 和LDB 为打入