北京邮电大学 数字逻辑期末模拟试题5.docx

本科试题（五） 一、选择题 （每小题 2 分，共 20 分） 3A3、A2、A1、A0 是四位二进制码，若电路采用奇校验，则校验位C 的逻辑表达式是 。 3 A ? A ? A ? A 32 1 0 3 ? 1 B. A ? A ? A ? A 2 1 0 C. A ? A ? A ? A 32 1 0 3 ? 0 D. A A ? A ? A 2 1 0 3G , G , G 3 要使 3:8 线译码器（74LS138）能正常工作，使能控制端 1 2 A 电平信号应是 。 A. 001 B. 011 C. 100 D. 111 最小项 ABC D 的逻辑相邻项是 。 ABCD B. ABCD C. ABCD D. ABCD 设 F ? AB ? CD ，则它的非函数是 。 F ? A ? B ? C ? D B. F ? ( A ? B) ? (C ? D) C. F ? ( A ? B) ? (C ? D) D. F ? AB ? CD 2 B 的 下列各函数相等，其中无冒险现象的逻辑函数是 。 F ? AC ? BC ? CD B. F ? CD ? BC ? ACD C. F ? AC ? BC ? CD ? BD ? AB D. F ? AC ? CD ? BCD ? BD DQCPQ为实现将D 触发器转换为T 触发器，图1 D Q CP Q 或非门 与非门 异或门 T 同或门 用计数器产生 110010 序列，至少需要 图 1 个触发器。 A. 2 B. 3 C. 4 D. 8 从编程功能讲，E2PROM 的与阵列 ，或阵列 。 固定，可编程 B. 可编程，固定 JQKQC. J Q K Q 在图 2 所示电路中，不能完成Qn ?1 ? Qn 逻辑功能的电路是 。 J J Q K Q DQ D Q Q A B JQK J Q K Q 0 D C 图 图 5 图 2 图 3 所示计数器的模值为 。 A. 4 B. 8 C. 10 D. 16 D0Q0 D0 Q0 D1 Q1 D2 Q2 D3 Q3 图 3 二、简答题 （每小题 5 分，共 10 分） 时序逻辑设计的一般步骤是什么？ 图 4 所示电路的功能是什么？。 S1 S2 S3 S4 S1 S2 S3 S4 C0 4 位加法器 Ci A3 A2 A1 A0 B3 B2 B1 B0 。 。 A B C D 图 4 “1” 三、综合题（10 分） （1）简化下面函数表达式 F(A,B,C,D)= ∑m(0,3,6,9) + ∑Φ(10,11,12,13,14,15) 用与非门画出简化表达式的逻辑电路图（设输入既有原变量又有反变量）。 用 VHDL 语言写出实现该函数的源代码。 四、硬件描述语言设计（15 分） 有一时序状态机如图 5 所示，请用ISP 器件设计该时序状态机电路，写出ABEL －HDL 语言设计源文件。 五、时序电路分析（15 分） D 触发器组成的同步时序电路如图 6 所示，写出 Q 、Q 、Q  表达式、电路状态图， 并说明此电路的逻辑功能。 0 1 2 D0 D0 Q0 D1 Q1 Q1 D2 Q2 Q2 CP 图 6 六、组合逻辑设计(15 分) 设计一个逻辑电路用于监视交通信号灯工作状态的。每一组信号灯由红 R、黄 Y、绿 G 三盏灯组成。正常工作情况下，任何时候必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其他五种点亮状态时，电路发生故障，发出报警信号。 七、控制器设计（15 分） 一数字系统，它能对两个 8 位二进制数进行比较。其操作过程如下：先将两个 8 位二进制数存入寄存器 A 和 B，然后进行比较，最后将大数移入寄存器 A 中。要求： 画出此系统数据通路图。 构造 ASM 流程图。 1设计实现 ASM 流程图的计数器型控制器，设状态发生变化在 T 节 1 2拍，打入寄存器操作发生在 T 2 节拍，写出控制信号表达式及控制器 激励方程表达式，画出控制器逻辑电路图。