北京邮电大学 数字逻辑期末模拟试题1 -2.docx

本科试题（一） 一、选择题（每小题 2 分，共 20 分。） F ? A ? B ? C ，A、B、C 取何值时，F＝1（ ）。 A.011 B.100 C.101 D.000 1JQK 1 J Q K Q CP 图 1 A. (30)8 B. (10110)2 C. 8421 D.27 图 1 所示电路中描述错误的是（ ）。 状态变化发生在 CP 脉冲下降沿 B． Qn ? 1 ? Qn C． Qn?1 ? Q n D. CP 脉冲下降沿输出状态翻转 二进制加法器自身（ ）。 只能做二进制数加运算 B．只能做 8421BCD 码加运算 C．A 和 B 均可 D. 只能做补码加法运算 用方程式表示时序电路的逻辑功能，需（ ）。 一个方程 B．二个方程 C．三个方程 D. 四个方程 五个D 触发器构成的扭环计数器，计数器的模是（ ）。 A．10 B．25 C．5 D .25 八路数据选择器如图 2 所示，该电路所实现的逻辑函数是（ ）。 F ? ? ( 6,8,13,14 ) mm m F ? ? ( 6 ,8,9,13 ) 74LS151 mF ? ? m ( 6,7 ,8,9,13,14 ) D. F ? ? m ( 0 ,1,2,5 ) 1 E D0 D1 D 判断以下三组 VHDL 语言描述中（ ）意义相同。 z ＜= not X and not Y； 和 z ＜= not (X or Y)； D2 D3 1 DF Y D4 D z ＜= not (X or Y)；和 z ＜= not X or not Y； 5 z ＜= not X and Y； 和 z ＜= not (X and Y)； z ＜= not X and not Y； 和 z ＜= not (X and Y)； D6 D D7 D A2 A1 A0 图 3多路选择器构成的数据总线是（ ）。 A B C 图 图 3 双向的 B. 单向的 C. A 和B 都对 D.多路的 断电之后，能够将存储内容保存下来的存储器是（ ）。 A．只读存储器 ROM； B．随机存取存储器 RAM； C．动态存取存储器 DRAM D. SDRAM 二、简答题（每小题 5 分，共 15 分） 1、化简 F ? AC ? ABC ? BC ? ABC （5 分） 2、分析如图 3 所示的逻辑电路图，写出输出逻辑函数表达式。（5 分）。 3、画出 01011 序列检测器的状态转移图，X 为序列输入，Z 为检测输出。（序列不重叠）（5分） 三、综合分析题（15 分） 四位二进制同步计数器  74LS163 功能表 74LS163 与 3:8 译码器 74LS138 输入 输出 的连接电路如图 4。 Cr LD P T cp D3 D2 D1 D0 QD QC QB QA 回答如下问题： L × × × ↑ × × × × L L L L 3描述 74LS138 工作过程； H L × × ↑ d 3 d2 d1 d0 d3 d2 d1 d0 描述 74LS163 的清零功能； H H H H ↑ × × × × 计 数 图 4 构成模几计数器？ 74LS163 74LS138 画出图 4 计数器状态变化图； 图 4 采用了中规模集成计数器构成 Cr “1” GY1 0 G Y 任意进制计数器的什么方法？ Vcc G2A Y1 （复位法、预置法） P G2B Y2 3T Y 3 LD QD Q Y4 cp C A2 Y 四、组合电路设计（10 分） CLK QB A 5 1Y 1 旅客列车分为特快 A，直快 B 和慢车 C，它们的优先顺QA序为：特A快、直6快、慢车。在 0 Y7 同一时间内，只能有一趟列车从车站开出，即只能给出一个开车信号。设计满足上述要求的 开车信号控制电路。 图 4 定义输入和输出逻辑变量； 列出真值表； 根据卡诺图写出输出最简“与或”表达式； 用适当门电路设计该电路。 五、时序电路设计（15 分） 设计一个计数器，在 CLK 脉冲作用下 CLK Q3Q2Q1 及输出Z 的波形如图 5 所示。 Q 确定边沿触发的形式； 1 画状态转移图； Q2 写状态转移表； Q3 写状态方程、激励方程（D 触发器）、输出Z方程； 画出电路图。 图 5 六、硬件描述语言设计（15 分） 用 VHDL 语言设计一个如图 6 所示六段显示的驱动译码器。它是为了显示图6 所示的六个符号中的一个，实线表示亮，虚线表示不亮（图中 e 是垂直线，f 是水平线）。设计的器件有三个输入 A、B、C 及六个输出 a、b、c、d、e、f。图中表示的三位数是输入码，即译码器接收三位码，使适当的段亮。每一段的驱动电位是高电平。 abfd a