原创力文档- 1、本文档共9页，其中可免费阅读8页，需付费10金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
- 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明为一种粗粒度可重构处理器中的计算阵列和可重构处理器，计算阵列包括以二维行列排布的多个设定计算单元；设定计算单元包括四个相邻的计算单元，四个相邻的计算单元呈两行两列排布。设定计算单元中的合并逻辑单元分别通过设定低位宽的数据互联线连接设定计算单元中计算单元的输入输出控制单元。合并逻辑单元的输出连接高位宽的数据互联线。高位宽的数据互联线位数是低位宽的数据互联线位数的多倍。合并逻辑单元能够将设定计算单元中多个计算单元的低位宽输入数据合并为高位宽输出数据。合并逻辑单元能够通过高位宽的数据互联线输出高
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 112269757 A
(43)申请公布日 2021.01.26
(21)申请号 202011066367.5
(22)申请日 2020.09.30
(71)申请人 北京清微智能科技有限公司
文档评论（0）