《模拟与数字电子技术基础》第12章 时序逻辑电路.pptxVIP

第2篇 数字电子技术;12.1 数码寄存器和移位寄存器 ;12.1.1 数码寄存器; D触发器的输出Qn+1=Dn=Xn；若输入数码Xn =1，Qn+1= Dn=1；若输入数码Xn = 0，Qn+1=Dn=0。可见，不管各位触发器的原状态如何。当接收脉冲CP到来后，输入数据X1~X4就一齐送入D触发器，这种输入方式称为并行输入。;12.1.2 移位寄存器;一、 串行输入串并行输出右移寄存器 ; 设寄存器中各触发器初态均为“0”状态，要右移串行输入数码（1101→），在移位脉冲的作用下，各触发器的状态如图所示。; 在各时钟脉冲作用下，触发器的状态转换关系如下表所示。 ; 若需要从移位寄存器中取出数码，可从每位触发器的输出端引出，这种输出方式称并行输出。另一种输出方式是由最后一级触发器F4输出端引出。若寄存器中已存有数码1011，每来一个移位脉冲输出一个数码（即将寄存器中的数码右移一位），则再来四个移位脉冲后，四位数码全部逐个输出，这种方式称之为串行输出。; 74LS194的逻辑图符号如图所示，这是一种具有并行输出、并行输入、左移、右移、保持等多种功能的移位寄存器。逻辑符号中的SRG4 (shift register 4)是四位移位寄存器的缩写。 ;74LS194的功能表：;74LS194的功能表：;;12.2.1 同步时序逻辑电路的分析 ; 时序数字电路分两类:同步时序数字电路 异步时序数字电路。;12.2.1 同步时序逻辑电路的分析 ;一、 确定组成部分;三、 确定触发器新状态的逻辑表达式;表12.3 状态转换表; 有时为了更加醒目，将表12.3精简成表12.4的形式。 ;;1. 设[Q1Q2]=00为初始状态，即初态为1号，此时输出F=0。 CP序列 1 2 3 4 5 X序列 1 0 1 0 0 状态序列 ①?②?③?④?①?③ 输出序列 0? 0 ? 1 ? 0 ? 0;2. 设[Q1Q2]=01为初始状态，即初态为2号，此时输出F=0。 CP序列 1 2 3 4 5 X序列 1 0 1 0 0 状态序列 ②?③?①?②?③?① 输出序列 0? 0 ? 0 ? 0 ? 0;12.2.2 二进制同步计数器;一、确定电路是否是同步时序数字电路;二、确定触发器的驱动方程和状态方程;三、 列出状态转换表; 状态转换表的??导，先设一个电路的初态，一般是设全部触发器的状态为“0”，即全“0”为初态。由此推导出在时钟作用下，电路状态是如何变化的，具体方法是将状态“0”代入以上驱动方程式，得出对应态序0时的数据端的真值，然后根据触发器的真值表，可以确定在下一个时钟作用后，对应态序1的电路的新状态。然后再将对应态序1的状态值代入驱动方程式，得到对应态序1的数据端的真值，在第二个时钟来到时，电路将转换到态序2，依次不断进行，直至电路状态出现循环为止。 ;四、 结论;图12.2.4 二进制加法计数器的状态转换图;12.2.3 BCD2421码同步计数器 ;JA=1 KA=1;二、 列出状态转换表;三、 分析结论;⑤负载能力 因为触发器采用的是74LS系列，根据规范规定的数值，Q端和端带的负载数均不超出20个，其中QA端最多，共六个，不超过规定值。;⑥状态转换图——状态表中的十个状态构成一个循环，这个时序数字电路将按这个循环状态确定的时序工作，称为循环时序，或有效时序，或工作时序。; 由完整的状态转换图可以清楚地看出，其余的六个处于工作时序以外的非工作时序可以自动进入工作时序。时序数字电路的完整状态转换图只有一个循环时序，非工作时序也都通向工作时序，具有这样特点的时序电路具有自启动的特性。 ;12.2.4 二进制异步计数器; 表12.9 状态转换表; 如果仍然使用下降边沿动作的D触发器，进位时钟由前一级触发器的 端提供，根据触发器翻转产生进位时刻的特点，可以实现减法计数。; 改变进位信号是取自Q 端或 端；或者改变触发器的动作沿，这两种方法只要改变其中一项就会改变异步计数器的时序。;12.3 中规模计数器;12.3 中规模计数器 ;2/10进制可预置同步可逆计数器(加减控制型)，如74LS190、74HC19