原创力文档- 1、本文档共20页，其中可免费阅读6页，需付费100金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
- 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
分 频 模 块
分 频 模 块
小时校正
计
数模
块
是
切换 12 进制显示
到达整点
输出整点报时信号
分钟校正
是否到闹钟时间
是
输出闹钟信号
设 置 闹 钟 分 钟
复 位
设置闹钟小时
模式选择模块
一、课程设计目标
熟悉并掌握verilog 硬件描述语言
熟悉 quartus 软件开发环境
学会设计大中规模的数字电路，并领会其中的设计思想二、课程设计实现的功能
设计一个数码管实时显示时、分、秒的数字时钟（24 小时显示模式）；
可以调节小时，分钟。
能够进行 24 小时和 12 小时的显示切换。
可以设置任意时刻闹钟，并且有开关闹钟功能。
有整点报时功能，几点钟LED 灯闪亮几
文档评论（0）