《数字电子线路基础》配套教学课件.ppt

7.2 随机存取存储器（RAM） 7.2.1 静态随机存取存储器(SRAM) 1 SRAM 的本结构 CE OE WE =100 高阻 CE OE WE =00X 输入 CE OE WE =010 输出 CE OE WE =011 高阻 SRAM 的工作模式 工作模式 CE WE OE I / O 0 ~ I / O m - 1 保持 (微功耗) 1 X X 高阻 读 0 1 0 数据输出 写 0 0 X 数据输入 输出无效 0 1 1 高阻 1. RAM存储单元 静态SRAM(Static RAM) 双稳态存储单元电路 列存储单元公用的门 控制管，与读写控制电路相接 Yi ＝1时导通 本单元门控制管:控制触发器与位线的接通。Xi =1时导通 来自列地址译码器的输出 来自列地址译码器的输出 1. RAM存储单元 静态SRAM(Static RAM) T5、T6导通 T7 、T8均导通 Xi =1 Yj =1 触发器的输出与数据线接通，该单元通过数据线读取数据。 触发器与位线接通 （a） （b） 3.SRAM的读写操作及时序图 读操作时序图 3.SRAM的写操作及时序图 写操作时序图 7.2.2 同步静态随机存取存储器（SSRAM） SSRAM是一种高速RAM。与SRAM不同, SSRAM的读写操作是在时钟脉冲节拍控制下完成的。 寄存地址线上的地址 寄存要写入的数据 ADV=0:普通模式读写 ADV=1:丛发模式读写 =0:写操作 =1:读操作 寄存各种使能控制信号，生成最终的内部读写控制信号； 2位二进制计数器, 处理A1A0 ADV=0:普通模式读写 片 选 无 效 =0:写操作 WE =1:读操作 WE 普通模式读写模式:在每个时钟有效沿锁存输入信号,在一个时钟周期内,由内部电路完成数据的读(写)操作。 读A1地址单元数据 I/O输出A1数据;开始读A2 数据 I/O输出A2数据;开始读A3 数据 I/O输出A6数据;开始 读A7 数据 开始读A4地址单元数据 I/O输入A5数据;开始 写A6 数据 I/O输出A4数据;开始写A5数据, 读A2地址单元数据 丛发模式读A2+1中的数据 丛发模式读A2+2中的数据 丛发模式读A2+3中的数据 丛发模式重新读A2中的数据 ADV=1:丛发模式读写 丛发模式读写模式：在有新地址输入后,自动产生后续地址进行读写操作,地址总线让出 读A1地址单元数据 丛发模式读A1+1中的数据 丛发模式读A1+2中的数据 在由SSRAM构成的计算机系统中，由于在时钟有效沿到来时，地址、数据、控制等信号被锁存到SSRAM内部的寄存器中，因此读写过程的延时等待均在时钟作用下，由SSRAM内部控制完成。此时，系统中的微处理器在读写SSRAM的同时，可以处理其他任务，从而提高了整个系统的工作速度。 SSRAM的使用特点： 1、动态存储单元及基本操作原理 T 存储单元 写操作:X=1 =0 T导通，电容器C与位线B连通 输入缓冲器被选通，数据DI经缓冲器和位线写入存储单元 如果DI为1，则向电容器充电，C存1;反之电容器放电,C存0 。 - 刷新R 行选线X 读/写 输出缓冲器/灵敏放大器 刷新缓冲器 输入缓冲器 位 线 B 7.2.3 动态随机存取存储器 读操作:X=1 =1 T导通，电容器C与位线B连通 输出缓冲器/灵敏放大器被选通，C中存储的数据通过位线和缓冲器输出 T / 刷新R 行选线X 输出缓冲器/灵敏放大器 刷新缓冲器 输入缓冲器 位 线 B 每次读出后，必须及时对读出单元刷新，即此时刷新控制R也为高电平，则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。 7.2.4 存储器容量的扩展 位扩展可以利用芯片的并联方式实现。 ··· CE ┇ A11 A0 ··· WE D0 D1 D2 D3 WE CE A0 A11 4K×4位 I/O0 I/O1 I/O2 I/O3 D12 D13 D14 D15 CE A0 A11 4K×4位 I/O0 I/O1 I/O2 I/O3 WE 1. 字长（位数）的扩展---用4KX4位的芯片组成4KX16位的存储系统。 7.2.4 RAM存储容量的扩展 2. 字数的扩展—用用8KX8位的芯片组成32KX8位的存储系统。 RAM1 D0 D7 A0 A12 CE1 芯片数=4 RAM1