硬件工程师面试题集(含答案).docxVIP

硬件工程师面试题集 CDSP,嵌入式系统，电子线路，通讯，微电子，半导体〕1、下面是一些 基本的数字电路知识问题，请简要答复之。 （1）什么是Setup和Hold时间答：Setup/Hold Time用于测试芯片对输入信号和时钟信号之间的时间要求。建设时间（Setup Time）是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信 号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建设时间通常所说的 SetupTimeo如不满足Setup Time,这个数据就不能被这一时钟打入触发器，只有在下一个 时钟上升沿到来时，数据才能被打入触发器。保持时间（Hold Time）是指触发器的时钟信号 上升沿到来以后，数据保持稳定不变的时间。如果Hold Time不够，数据同样不能被打入 触发器。 （2）什么是竞争与冒险现象怎样判断如何消除答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽一样，所产生的延时也就会 不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出 端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号那么可能产生竞争和 冒险现象。解决方法：一是添加布尔式的消 去项，二是在芯片外部加电容。 （3）请画出用D触发器实现2倍分频的逻辑电路答：把D触发器的输出端加非门接到D端即可，如以以下列图所示： （4）什么是“线与”逻辑，要实现它，在硬件特性上有什么具体要求答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用0C门来实 现（漏极或者集电极开路），为了防止因灌电流过大而烧坏0C门，应在0C门输出端接一上 拉电阻（线或那么是下拉电阻）。 （5）什么是同步逻辑和异步逻辑同步电路与异步电路有何区别答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系. 电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运 作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开场〃和“完成〃信号 使之同步。异步电路具有以下优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效 能、模块性、可组合和可复用性。 （7）你知道那些常用逻辑电平TTL与COMS电平可以直接互连吗答:常用的电平标准，低速的有 RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、 ECL、ECL、LVPECL 等，高速的有 LVDS、GTL、PGTL、CML、HSTL、SSTL 等。 一般说来，CMOS电平比TTL电平有着更高的噪声容限。如果不考虑速度和性能，一般 TTL与CMOS器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常， 因为有些TTL电路需要下一级的输入阻抗作为负载才能正常工作。 （6）请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、 锁存器/缓冲器）典型输入设备与微机接口的逻辑示意图如下： 2、你所知道的可编程逻辑器件有哪些答：ROM（只读存储器）、PLA（可编程逻辑阵列）、FPLA（现场可编程逻辑阵列）、PAL（可编程 阵列逻辑）GAL（通用阵列逻辑），EPLD（可擦除的可编程逻辑器件）、FPGA（现场可编程门阵 列）、CPLD（复杂可编程逻辑器件）等，其中ROM、FPLA、PAL、GAL、EPLD是出现较 早的可编程逻辑器件，而FPGA和CPLD是当今最 流行的两类可编程逻辑器件。FPGA 般FIR滤波器设计仅有计算机程序可资利用，因而要借助于计算机。 (6) IIR滤波器主要是设计规格化的、频率特性为分段常数的标准低通、高通、带通、带阻、 全通滤波器。FIR滤波器那么要灵活得多。 54、冒泡排序的原理冒泡排序(BubbleSort)的 基本概念是：依次比较相邻的两个数，将小数放在前面，大数放 在后面。即首先比较第1个和第2个数，将小数放前，大数放后。然后比较第2个数和 第3个数，将小数放前，大数放后，如此继续，直至比较最后两个数，将小数放前，大数 放后。重复以上过程，仍从第一对数开场比较(因为可能由于第2个数和第3个数的交换, 使得第1个数不再小于第2个数)，将小数放前，大数放后，一直比较到最大数前的一对 相邻数，将小数放前，大数放后，第二趟完毕，在倒数第二个数中得到一个新的最大数。 如此下去，直至最终完成 排序。由于在排序过程中总是小数往前放，大数往后放，相当于 气泡往上升，所以称 作冒泡排序。 55、操作系统的功能操作系统是管理系统资源、控制程序执行，改善人机界面，提供各种服务，合理组织计算机 工作流程和为用户使用计算机提供良好运行环境的一种系统软 件。资源管理是操作系统的 一项主要任务，而控制程序执行、扩大机器功能、提 供各种服务、方便用户