40 Gbs高速串行接口接收机模拟前端电路设计.docx

40 Gbs高速串行接口接收机模拟前端电路设计.docx

  1. 1、本文档共14页,其中可免费阅读8页,需付费150金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
1.?? 引言 传统接收机结构主要使用模拟电路,优点是延时短、功耗低、面积小;缺点是均衡能力有限,数据率较低、数据率通常在56Gbps以下[1]?[2].新结构基于模拟数字转换器(Analog-to-Digital Converter,ADC)加数字信号处理器(Digital Signal Processor,DSP),优点是均衡能力强,数据率高、能达到100 Gbps以上[3]?[4];缺点是功耗较高,延时较长.但无论哪种结构都需要AFE[5].接收机模拟均衡电路主要包括CTLE和判决反馈均衡器(Decision Feedback Equalizer,DFE).DFE的优点是不放大噪声,能够

文档评论(0)

罗伯特之技术屋 + 关注
实名认证
内容提供者

畅游技术蓝海,八大领域技术领先解读!

1亿VIP精品文档

相关文档