- 1、本文档共312页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
功能表 D触发器的功能表 D Qn+1 0 0 1 1 D触发器具有置0和置1两种确定的状态,克服了RS触发器会产生状态不定的缺点。 7.2.3 JK触发器 在实际应用中,常用到D触发器和JK触发器。D触发器和JK触发器是组成时序逻辑电路的基本单元。 1.电路组成 JK触发器也可由RS触发器转换而成,电路如图7.6(a)所示,图7.6(b)所示为JK触发器的逻辑符号。 图7.6 JK触发器 2.逻辑功能分析 JK触发器可由RS触发器转换而成,逻辑功能可从其特征方程来分析。 (1)特征方程 RS触发器的特征方程为: 由图(a)得到: 代入上式 化简得到JK触发器的特征方程: JK触发器 (2) 逻辑功能 从JK触发器的特征方程可以分析触发器的逻辑功能.。由特征方程得到JK触发器的功能表。 JK触发器的功能表 J K Qn+1 说明 0 0 Qn 保持 0 1 0 置0 1 0 1 置1 1 1 翻转 JK触发器输入端的四种组合,都具有互不重复的确定状态,具有置0、置1、保持和翻转四种功能,也不会出现状态不定,逻辑功能比较完善。 4、 同步触发器的空翻现象 上述的同步触发器时钟控制功能不完善,存在“空翻”现象。所谓“空翻”是指在CP=1期间,输入信号状态变化,会引起触发器输出Q状态的变化,不能保证在一个时钟脉冲周期内触发器只能翻转一次,而是会出现两次或两次以上的翻转,如图7.7所示。 空翻现象 触发器的空翻会破坏系统中各触发器的统一工作节拍,应当避免。解决方法是改进触发器的电路结构,可采用边沿触发方式或主从结构方式。 三、 触发器相关输入、动态输入限定符号 GB/T4728.12中对触发器输入/输出限定符号做出了明确规定。解读这些限定符号,可以从触发器的逻辑符号来了解触发器的逻辑功能。 1、 数据输入限定符号 数据输入限定符号的功能 符号 输入处于其内部为“1”时 输入处于其 内部为“0”时 注 D J K R S T 元件存储“1” 元件存储“1” 元件存储“0” , 元件存储“0” 元件存储“1” 每次本输人为“1”时 输出内部状态就变为原 来的补状态。 元件存储“0” 对元件不起作用 对元件不起作用 对元件不起作用 对元件不起作用 不对元件起作用 J=K=1时,输出的内部 逻辑状态变为其补状态一 次。 R=S=1的作用不由符 号规定。其结果由 “置位”、“复位”关联注明。 2、 动态输入 在一些时序电路中,输出状态的改变发生在输入状态由“0”→“1”或由“1”→“0”的瞬间,这样的输入称为动态输入。动态输入限定符号如图7.8所示,是以符号框线为底边的等腰小三角。 动态输入限定符号 图 (a)表示:只有在输入外部由“0” →“1”的瞬间,输入内部才呈现“1”,其他时间输入内部均处于“0”。 图 (b)表示:只有在输入外部由“1” →“0”的瞬问,输入内部才呈现“l”,否则输入内部处于“0”。 图 (c)表示:只有在输入外部电平由H →L的瞬问,输人内部才呈现“1”,否则输入内部处于“0”。 3、 延迟输出 延迟输出符号如图(a)所示。要注意,这里所讲的延迟是指逻辑状态的延迟,而不是信号传输的延迟。延迟输出符号表示:输出内部状态的变化延迟到引起它变化的输入信号恢复到它的起始外部逻辑状态(或逻辑电平)时才开始。如果输出内部没有延迟输出符号,则Q从“0”变为“l”无须延迟,如图(b)所示。 延迟输出符号的意义 四、 主从触发器 同步触发器时钟控制功能不完善,存在“空翻”现象。触发器的空翻会影响系统中各触发器的统一工作节拍,需要改进触发的电路结构。采用边沿触发器或主从触发器可克服“空翻”现象。 1.主从触发器的结构与逻辑符号 以主从D触发器为例,触发器的结构与逻辑符号如图所示。 主从D触发器 2.工作过程 主从D触发器,如图 (a)所示。由于主触发器的时钟CP和从触发器的时钟是互为反相的,CP=1时主触发器打开,从触发器被 =0封锁;CP=0时主触发器被CP=0封锁,从触发器被 =1打开,也就是把接收端的输入信号和输出Q状态的更新分两步进行,这就可以保证在一个时钟脉冲CP周期内,触发器的输出状态只可能改变一次,而不至于像同步触发器那样,在一个时钟脉冲CP=1期间,输出Q的状态随输入信号的变化而多次改变,从而克服了“空翻”现象。 主从D触发器
您可能关注的文档
- 《虚拟现实技术美术基础》完整版课件全套电子教案.pptx
- After Effects影视后期处理应用教程完整版课件全套电子教案.ppt
- HTML5网页制作完整版课件全套电子教案.pptx
- Windows Server网络操作系统项目教程(Windows Server 2019 )完整版课件全套电子教案.pptx
- 财务报表分析第3版完整版课件全套电子教案.pptx
- 创新与创业实务(第二版)完整版课件全套电子教案.pptx
- 大学生心理健康通识完整版课件全套电子教案.pptx
- 管理学基础英语完整版课件全套电子教案.pptx
- 国际贸易(第二版)完整版课件全套电子教案.pptx
- 会计信息系统——用友ERP-U8V10.1完整版课件全套电子教案.pptx
文档评论(0)