数字逻辑 实验34.docxVIP

华南理工大学 《数字逻辑》课程实验报告 实验题目：组合逻辑标准构件的应用 序列发生器和检测器的设计与实现 姓名： 学号： 班级： 组别： 合作者： 指导教师： 实验概述 【实验目的及要求】 实验三： 一、实验目的： 掌握利用组合逻辑的标准构件，进行组合逻辑电路的设计过程。 二．实验所用器件和设备 1．二输入四与非门74LS00 1片 2．74LS138 3-8译码器 1片 3．二输入四与门74LS08（补充器件） 1片 三．实验内容 设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。 要求用提供的器件来实现此功能。其中，逻辑电平开关作为输入信号，电平指示灯作为输出信号。 实验四： 一、实验目的 1．掌握时序电路的设计方法和步骤。 2．掌握触发器的设计与应用。 3．掌握移位寄存器的原理与应用。 二、实验所用器件和设备 1．双D触发器74LS74 1片 2．二输入四与非门74LS00 1片 3．二输入四与非门74LS00 1片 4．二输入四与门74LS08 1片 5．同步计数器74LS161 1片 三、实验内容 1．用74161及门电路构成序列信号发生器，产生序列01010。 2．设计一个串行数据检测器，当检测到输入数据为“101”时输出为“1”，其它情况下输出为“0”。 【实验环境】 操作系统：TDS-4数字系统综合实验平台 实验内容 【实验过程】-实验三 一、实验原理： 二、实验步骤： 1．根据题意，列出真值表，设计出逻辑表达式。 输入 输出 I0 I1 I2 L0 L1 L2 0 0 0 0 0 0 1 X X 1 0 0 0 1 X 0 1 0 0 0 1 0 0 1 因此得到： L0= L1= L 2．画出逻辑设计图。 3．利用所提供的器件，实现此功能电路。 三、实验主要过程： 1. 连接线路。 2. 功能测试： 初始状态I0 I1 I2 = 000（灯不亮）： 火警状态I0 I1 I2 = 1XX（黄灯亮）： 盗警状态I0 I1 I2 = 01X（绿灯亮）： 日常业务状态I0 I1 I2 = 001（红灯亮）： 3. 对比实验一方案： 实验一方案（门电路）： 优点：①设计简单，实现起来比较直观。②门电路通用性较强，在逻辑系统中使用率较高，容易获得。 缺点：①门电路的品种可能较多（但在本实验并不明显）。②各门之间连接线较多，调试比较麻烦，可靠性低。③多输出时，电路可能较为复杂。 实验三方案（译码器+门电路）： 优点：①一般来说，电路简洁、连线较少，因此连接方便、调试方便、可靠性高。②所需的逻辑电路品种少（但在本实验并不明显）。③对于具有n个输出的组合电路，只需在单输出电路的基础上增加(n-1)个门，而不需要增加译码器。 缺点：①对于比较简单的组合电路，相对于全门电路形式没有优势。②译码器在逻辑系统中使用率较低，不容易获得。③门电路的输入端数可能较多。 四、实验结果： 本电路实现了在同一时间只能有一个信号通过；如果同时有两个以上信号出现时，首先接通火警信号，其次为盗警信号，最后是日常业务信号。 【实验过程】-实验四 一、实验原理： 二、实验步骤： 1. 01010序列信号发生器： ①设计具体电路： 注：CP脉冲信号接单脉冲按钮（P1）输入。输出Z接电平显示灯L0。Q3、Q2、Q1、Q0分别接数码管显示D1、C1、B1、A1。 ②分析电路： 初始时，电路默认状态Q3Q2Q1Q0=0000，由74161功能表可知，当RD=1，LD=1，EP=1，ET=1时，74161处于加法计数状态；当RD=0时，74161归零。分析电路可得，RD=Q0Q2，Z=Q0Q2。当电路处于计数状态下，Q3Q2Q1Q0由0100变为0101时，RD由1变为0，此时再输入单脉冲，则Q3Q2Q1