原创力文档- 1、本文档共6页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
华南理工大学
《数字逻辑》课程实验报告
实验题目： 简单时序电路
姓名： 学号：
班级： 组别：
合作者：
指导教师：
实验概述
【实验目的及要求】
一、实验目的：
掌握简单时序电路的分析、设计、测试方法。
二、实验所用器件和设备：
1. 双D触发器74LS74 2片
2. 数字电路实验系统 1台
三、实验要求：
1. 构成一个寄存器电路。
2. 利用双D构成二进制计数器（分频器）。
【实验环境】
操作系统：TDS-4数字系统综合实验平台
实验内容
【实验过程】
一、实验原理：
二、电路分析：
1. 寄存器：
D触发器构成的寄存器
SET、CLR端置1。
当无脉冲输入时，寄存器保持原状态不变；输入单脉冲后，Q0= D0，Q1= D1。
2. 二进制计数器：
D触发器构成的二进制计数器
SET、CLR端置1。
当无脉冲输入时，默认输出原始状态00；每当有单脉冲输入，引起Q0状态的改变：0-1-0-1-0，Q0状态的改变作为第二级D触发器的时钟信号，引起Q1状态的改变：0-0-1-1-0，总输出：00-01-10-11-00，从而实现二进制加法计数。即：
Q
次态 Q
00
01
01
10
10
11
11
00
三、实验主要过程：
1. 构成一个寄存器电路。
= 1 \* GB3 ①按图1连接线路：
74LS74-14接+5V，74LS74-7接GND；
K0接74LS74-2，K1接74LS74-12；
P1接74LS74-3，74LS74-11；
K2（CLR）接74LS74-1，74LS74-13；
K3（SET）接74LS74-4，74LS74-10；
74LS74-5接L0，74LS74-8接L1。
= 2 \* GB3 ②将SET、CLR端置1；将Q0、Q1复位。
= 3 \* GB3 ③由时钟输入单脉冲，测试并记录Q0、Q1的状态。
2. 构成一个二进制计数器。
= 1 \* GB3 ①按图2连接线路：
74LS74-14接+5V，74LS74-7接GND；
74LS74-6接74LS74-2，74LS74-11；
74LS74-8接74LS74-12；
P1接74LS74-3；
K2（CLR）接74LS74-1，74LS74-13；
K3（SET）接74LS74-4，74LS74-10；
74LS74-5接L0，74LS74-8接L1。
= 2 \* GB3 ②将SET、CLR端置1；将Q0、Q1复位。
= 3 \* GB3 ③由时钟输入单脉冲，测试并记录Q0、Q1的状态。
四、实验结果：
1. 寄存器：
输入
输出
D
D
Q
Q
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
电路连接及结果如下图所示：
D1=0，D0=1：
D1=1，D0=0：
实验结果与分析结果一致。
2. 二进制计数器：
接通电源，默认输出原始状态00。
每输入一次CP信号，Q1、Q0的状态就会发生一次变化，变化规律为：00，01，10，11。
电路连接及结果如下图所示：
00：
01：
10：
11：
实验结果与分析结果一致。
小结
指导教师评语及成绩
评语：
成绩：?????????? 指导教师签名：
?????????????????????????????????????????????? 批阅日期：
文档评论（0）