教学课件第4章 Quartus II集成开发工具.ppt

  1. 1、本文档共95页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
;第4章 Quartus II集成开发工具; Quartus II是Altera公司提供的EDA设计工具。作为当今业界最优秀的EDA设计工具之一,该工具软件为Altera公司的器件能达到最高性能和集成度提供了保证。Quartus II系统提供了一种与结构无关的设计环境,它使得Altera通用可编程逻辑器件的设计者能方便地进行设计输入、快速处理和器件编程。 Quartus II是Altera的FPGA/CPLD集成开发软件,具有完善的可视化设计环境,并具有标准的EDA工具接口,基于Quartus II进行EDA设计开发的流程图如图1所示,包括以下步骤。 (1)设计输入:包括原理图输入、HDL文本输入、EDIF网表输入及波形输入等几种方式。 (2)编译:先根据设计要求设定编译方式和编译策略,如器件的选择、逻辑综合方式的选择等。然后根据设定的参数和策略,对设计项目进行网表提取、逻辑综合、器件适配,并产生报告文件、延时信息文件及编程文件,供分析、仿真和编程使用。 (3)仿真:包括功能仿真、时序仿真和定时分析,用以验证设计项目的逻辑功能和时序关系是否正确。 (4)编程与验证:用得到的编程文件通过编程电缆配置PLD,加入实际激励,进行在线测试。 在设计过程中,如果出现错误,则需要重新回到设计输入阶段,在改正错误或调整电路后重复上述过程。;基于Quartus II进行EDA设计开发的流程 ;4.1 Quartus II软件的图形用户界面(GUI); 在Quartus II软件界面,有6个窗口,可以通过在菜单View-Utility Windows中进行显示和隐藏切换。 1.Project Navigator窗口 Navigator窗口包括三个可以相互切换的标签,其中“Hierarchy”标签提供了逻辑单元、寄存器以及存储器位资源使用等信息;“Files”和“Design Units”标签提供了工程文件和设计单元的列表。 2.Status窗口 Status窗口显示编译各阶段的进度和逝去时间。 3.Finder窗口 Node Finder窗口允许设计者查看存储在工程数据库中的任何节点名。 4.Messages窗口 Messages窗口提供了详细的编译报告、警告和错误信息。设计者可以根据某个消息定位到Quartus II软件不同窗口中的一个节点。 5.Change Manager窗口 Change Manager窗口可以跟踪在Chip Editor中对设计文件进行的变更消息。 6.Tcl Console窗口 Tcl Console窗口在图形用户界面中提供了一个可以输入Tcl命令或执行Tcl脚本文件的控制台。;4.2 基于Quartus II软件进行EDA设计开发流程;1、新建项目 QuartusII只对项目进行编译、综合、下载编程。创建项目中主要完成以下步骤: (1)生成一个新的项目文件; (2)将设计文件加入新项目; (3)指定项目所针对的目标器件; (4)指定第三方EDA软件。 注意: (1)设计文件如果在生成项目文件时没有,需要在后续工作中完成。 (2)可以根据需要适当的指定第三方EDA软件,没有要求可使用Quartus II自带工具。;(1)点击“Next”进入项目创建步骤一,生成项目存放路径、项目名、顶层实体名,如图所示。注意:工程名和顶层实体名必须相同。;添加文件;;2、设置不用的引脚 选择菜单“Assignments”-“Settings”,如图所示;将不使用的引脚设为三态输入,以防带电烧毁;3、新建文件 选择菜单“File”-“New,如下图所示,在弹出的对话框中,设计人员可以选择需要创建的文件类型,常用的文件创建类型有原理图文件(Block Diagrams/Schematics),硬件描述语言文件(如Verilog hdl,VHDL,AHDL等),还有“Other Files”标签下的矢量波形文件(Vector WaveForm File)。;下面以4位全加器为例,先介绍原理图设计方式。 1、原理图设计方式实现4位全加器;(1)1位半加器设计 选择“Block Diagrams/Schematics File”后,单击OK按钮进入编辑界面,如图所示。; 在图形编辑工作区域双击鼠标左键或单击符号工具,弹出元器件符号选择对话框,如下图所示。宏功能函数(megafunctions)库中包含很多种可直接使用的参数化模块,基本单元符号(Primitives)库中包含所有Altera公司的基本单元,其他库(O

文档评论(0)

***** + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:5342120324000033

1亿VIP精品文档

相关文档