常用逻辑的_实现.pdf

第 11 章 常用逻辑的 Verilog HDL 实现 Verilog HDL 语言作为一种通用硬件描述语言，既可以完成数字系统 处理，又可以 完成 控制 、 和显示器件的接口。加上可编程逻辑器件应用的日益广泛，有 些基本模块的使用频率会相对较高。为了让读者更好掌握 Verilog HDL 语言，并 ， 本章给出了一些难度适中的常用的 Verilog HDL 开发实例，包括时钟电路