集成电路课件设计part3-2.pptx

CMOS倒相器电路结构图;MOS晶体管的电流方程 ;;CMOS倒相器的直流传输特性 ;CMOS倒相器直流特性分析; Vin≥VTN时．在此阶段内，由于NMOS管刚导通，输出电压也没有发生显著变化，所以PMOS管仍维持在非饱和状态；但是NMOS管导通，NMOS管工作在饱和区，有： ;由： VGSN - VTN =Vin- VTN VDSN= Vout 可推出： VinVDSN+VTN= Vout +VTN 且： Vin-VDD-VTP Vout-VDD 0 即在以上的条件下，前面推出的方程将成立。; 当Vin=VOUT 时，使得本区域内NMOS管和PMOS管均处于饱和区工作状态．由晶体管电流方程有： ; 当Vin≤VDD-|VTP|时。 这时NMOS管进入非饱和区，而PMOS管仍维持在饱和区。由晶体管电流方程有： ;当Vin≥VDD-|VTP|时。这时PMOS管截止，IDSP=0，但NMOS管仍处于非饱和状态。因此，输出电压： Vout=VOL=0 ;CMOS倒相器的直流传输特性 ;为了保证倒相输出数字电路可靠地工作，应满足：;参数VIL和VIH的求取;; 设X=βN/βP，在式中将Vout对Vin求导．令导数值为-1．可得到 ： VIL2[3-2X-X2]+VIL[(6+2X)(|VTP|-VDD+XVTN)] +[3VTP2+3VDD2+VTN2(-4X-X2)+6VTPVDD +2XVTNVTP+2XVTNVDD]＝0 若令X＝1，可求得： ;用相同的方法，由D段输出电压公式，得到求VIH的方程式是： ;在βn=βp和VTN=|VTP|的条件下： ;CMOS反相器的噪声容限 所谓噪声容限，是指电路在噪声干扰下，逻辑关系发生偏离(误动作)的最大允许值。 若输入信号中混入了干扰，当此干扰大过反相器输入电压阈值时，则使原本应该是高电平的输出信号翻转为低电平，或使原本应该是低电平的输出信号翻转为高电平。 ;称此时的噪声容限为最佳噪声容限。 从式; 如果沟道长度设计成一样的， 则P管的沟道宽度要比N管大， 即 ; 噪声容限的另一种定义是以两个单位增益点为界， 此时， 低电平噪声容限和高电平噪声容限的规定将更为严格， 且有 ;βN=βP, 的 ;CMOS反相器;CMOS反相器;倒相器的瞬态特性 ;;CMOS倒相器的瞬态特性 ;;利用积分表，可求得下降时间tf ; 当Vin=0，NMOS管截止时，电源VDD通过PMOS管对Cout充电。 在此期间，PMOS管也经历了饱和与非饱和两个工作区． 用相类似的方法可以求出上升时间: ;当电路对称，即βN=βP和VTN=|VTP|时，输出电压波形的上升时间与下降时间相等。即： tf=tr ;CMOS反相器功耗; 2. 动态功耗(瞬态功耗)PD 1) 对负载电容CL充放电的动态功耗PD1——交流开关功耗 设输入信号Ui为理想方波。 当Ui由“0”→“1”时， 输出电压Uo由“1”→“0”, U1导通， U2截止， IDN使CL放电（反充电）， Uo下降。 当Ui由“1”→“0”时，输出电压Uo由“0”→“1”， U1截止， U2导通， IDP给CL充电， Uo上升。 因此， 在输入信号变化的一段时间内， 管子存在电流和电压， 故有功率损耗。;2) 一周期内CL充放电使管子产生的平均功耗 ; 3) Ui为非理想阶跃波形时引入的动态功耗PD2——直流开关功耗 ; 3) Ui为非理想阶跃波形时引入的动态功耗PD2——直流开关功耗 ;总的反相器功耗  PD=PD1+PD2  由以上分析可得结论： 要降低功耗， 必须要按比例减 小管子的尺寸(CL减小)， 特别是减小供电电压UDD。;CMOS反相器; CMOS传输门 ;在电路设计中，CMOS传输门最基本的用途是作为双向开关：导通电阻不超过数百欧姆；截止电阻却可达千兆欧姆以上。这时传输信号的损失很小，是一种很好的无触点开关。 在讨论CMOS传输门的特性前，我们先讨论NMOS及PMOS单管作为传输门的特点。 ;NMOS 传输门;对于NMOS管有: VDSn=VIN-Vout =VDD-Vout VGSn=VDD-Vout=VDSn;再设Cout的初