数字逻辑电路第六章异步时序.pptxVIP

数 字 逻 辑;　　 　　异步时序逻辑电路中没有统一的时钟脉冲信号，电路状态的改变是外部输入信号变化直接作用的结果。 　　根据电路结构和输入信号形式的不同，异步时序逻辑电路可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路两种类型。 　　两类电路均有Mealy型和Moore型两种结构模型。 ;6.1.1　概　述 ;二、输入信号的形式与约束;三、输出信号的形式;6.1.2 脉冲异步时序逻辑电路的分析 ;　(4) 用文字描述电路的逻辑功能（必要时画出时间图）。;二、 分析举例 ;⑴ 写出输出函数和激励???数表达式　　　;　　⑵ 列出电路次态真值表 　　J-K触发器的状态转移发生在时钟端脉冲负跳变的瞬间，为了强调在触发器时钟端 C1、C2何时有负跳变产生，在次态真值表中用“↓”表示下跳。仅当时钟端有“↓” 出现时，相应触发器状态才能发生变化，否则状态不变。;　　⑶ 作出状态表和状态图 　　根据次态真值表和输出函数表达式（Z = xy2y1），可作出该电路的状态表和状态图如下。;　　⑷画出时间图并说明电路逻辑功能。 　　为了进一步描述该电路在输入脉冲作用下的状态和输出变化过程，可根据状态表或状态图画出该电路的时间图如下图所示。 ;　　一、方法与步骤 　　⒈ 方法: 脉冲异步时序逻辑电路设计的方法与同步时序 逻辑电路设计大致相同，主要应注意两个问题。;⒉步骤 　　设计过程与同步时序电路相同，具体如下：;二、举例 ;相应二进制状态表为：;　　⑵确定激励函数和输出函数 　　假定状态不变时，令相应触发器的时钟端为0，输入端T任意；而状态需要改变时，令相应触发器的时钟端为1(有脉冲出现)，T端为1。;　　根据激励函数和输出函数真值表，并考虑到x为0时(无脉冲输入, 电路状态不变) ，可令各触发器时钟端为0，输入端 T随意。可得到简化后的激励函数和输出函数表达式如下： 　　　　　　　　C2 = xy1y0　　；　T2 = 1 　　　　　　　　C1 = xy0　　　；　T1 = 1 　　　　　　　　C0 = x　　　；　T0 = 1 　　　　　　　　Z = xy2y1y0;　⑶画出逻辑电路图 　根据激励函数和输出函数表达式，可画出实现给定要求的逻辑电路如下图所示。;异步时序逻辑特点： （1）可能得到比较简单的电路。 （2）工作速度要比同步时序逻辑低。 由于各触发器的时钟来自不同的途径，到达的时刻滞后于输入信号的长短不尽相同，整个电路完成一次状态转移花费时间必然要比同步时序逻辑的长。 （3）在状态转移的过程中，各状态变量的改变有先有后，在未达到稳定之前，会出现短暂的过渡状态值或输出值。