浙江工业大学—数电大型实验.docVIP

浙江工业大学—数电大型实验 浙江工业大学—数电大型实验 PAGE 浙江工业大学—数电大型实验 数字逻辑电路课程设计报告 姓名 ****** 学号 0416 指导教师 贾立新 专业班级 计算机+自动化 1101 学 院 计算机学院 提交日期 2013年 6 月 6 日 一、实验内容 1. 12进制计数器设计。 2. 数字频率计的设计。 二．12进制计数器设计 1.设计要求 用74LS192设计12进制加法计数器，计数值从01~12循环，用7段LED数码管显示计数值。用DEII实验板验证。 2.原理图设计 12进制加法计数器原理图如图1所示。 图1 12进制加法计数器原理图 原理说明： 12进制加法计数器由2片74LS192（十进制计数器）和2片74LS47（显示译码器）组成。 1> 清零。令RD=1，这时译码数字显示为0，清楚功能完成。 2> 加计数。RD=0，LDN=1，DN=1，UP接单次脉冲。清零后送入12个单次脉冲，译码数字显示器会从1开始变到12，接着输入，又会从12变到1重新开始。 3.操作步骤 进入Windows操作系统，打开Quartus II软件 建立工作文件夹和设计项目 打开原理图编辑器 原理图编辑 给输入输出引脚命名 保存原理图 编译 时序模拟 引脚分配 Node Name Direction Location 1 AA[0] Output PIN_AF10 2 AA[1] Output PIN_AB12 3 AA[2] Output PIN_AC12 4 AA[3] Output PIN_AD11 5 AA[4] Output PIN_AE11 6 AA[5] Output PIN_V14 7 AA[6] Output PIN_V13 8 BB[0] Output PIN_V20 9 BB[1] Output PIN_V21 10 BB[2] Output PIN_W21 11 BB[3] Output PIN_Y22 12 BB[4] Output PIN_AA24 13 BB[5] Output PIN_AA23 14 BB[6] Output PIN_AB24 15 Pin_name Input PIN_AB23 引脚分配 下载到DEII实验板验证 三．4位数字频率计设计 1.设计要求 设计4位数字频率计，测频范围0000~9999Hz。用DEII实验板验证。 数字频率计的工作原理 当闸门信号（宽度为1s的正脉冲）到来时，闸门开通，被测信号通过闸门送到计数器，计数器开始计数，当闸门信号结束时，计数器停止计数。由于闸门开通的时间为1s，计数器的计数值就是被测信号频率。为了使测得的频率值准确，在闸门开通之前，计数器必须清零。为了使显示电路稳定地显示频率值，在计数器和显示电路之间加了锁存器，当计数器计数结束时，将计数值通过锁存信号送到锁存器。 图2 数字频率计原理框图 图3 数字频率计原理框图工作时序 控制电路在时基电路的控制下产生三个信号：闸门信号、锁存信号和清零信号。各信号之间的时许关系如图所示。 3．数字频率计顶层原理图设计 图4 数字频率计顶层原理图 原理说明： 图中共有四个模块：CNT10模块、LATCH4模块、DECODER模块、CONTROL模块，各模块之间的关系如图所示。CONTROL模块为频率的控制器，产生满足时序要求的控制信号；四个十进制计数器CNT10组成10000进制计数器，使频率计的测量范围达到0-9999Hz；LATCH4模块用于锁存计数器计数结果；DECODER模块将计数器输出的8421ＢＣＤ码转换为七段显示码。 数字频率计底层模块仿真 （1）CNT10仿真 图5 CNT10 模块仿真结果 （2）LATCH4仿真 图6 LATCH4模块仿真结果 （3）DECODER模块仿真结果 图7 Decoder模块仿真结果 CONTROL模块仿真结果 图8 Control模块仿真结果 5.数字频率操作过程 进入Windows操作系统，打开Quartus II软件 建立工作文件夹和设计项目 打开原理图编辑器 原理图编辑 给输入输出引脚命名 保存原理图 编译 18、时序模拟 19、引脚分配 20、下载到DEII实验板验证 四．实验体会 在整个课程设计完后，我总的感觉是：收获颇丰。以前上课都是上一些最基本的东西而现在却可以将以前学的东西作出实际的东西。在这个过程中，我的确学得到很多在书本上学不到的东西，如：如何利用现有的元件组装得到设计利用计算机来画图等等。但也遇到了不少