FPGA工程师面试试题集锦.pdfVIP

FPGA 工程师面试试题集锦 文档特征信息 项目名称 FPGA工程师面试试题集锦 版 本 号 v0.1 状 态 初稿 作 者 张小波 提交时间 2012年7月4 日星期三 第1 页/共69 页 涉及知识产权资料，非授权者请勿传阅及使用 文档更新记录 日期 作者 版本 修改摘要 2012年7月4 日星期三 张小波 V0.1 初稿整理 第2 页/共69 页 涉及知识产权资料，非授权者请勿传阅及使用 未定问题记录 序 时间 问题所在位置 问题描述 号 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 第3 页/共69 页 涉及知识产权资料，非授权者请勿传阅及使用 摘 要 本文档为网络FPGA 工程师面试常用试题资料收集，作者对网上已有为问题提出 自己的解答，书中错误难免会有，如有错误请指正。 第4 页/共69 页 涉及知识产权资料，非授权者请勿传阅及使用 目 录 第一章 数字电路基本概念 10 1.1 什么是竞争与冒险现象、怎样判断、如何消除 10 1.2 同步电路和异步电路的区别是什么 10 1.3 什么是同步逻辑和异步逻辑 10 1.4 什么是同步电路和异步电路 10 1.5 什么是线与逻辑，要实现它，在硬件特性上有什么具体要求 11 1.6 MOORE 与MEELEY 状态机的特征 11 1.7 数字电路设计有那几种层次，可否分别举个例子？ 11 1.8 组合逻辑时序逻辑 12 1.9 锁存器和寄存器 12 第二章 数字电路具体设计 13 2.1 用CMOS 管搭出一个二输入与非门 13 2.2 用波形表示D 触发器的功能 15 2.3 画状态机， 15 2.3.1 接受1，2 ，5 分钱的卖报机，每份报纸5 分钱 15 2.3.2 用FSM 实现1101 的序列检测模块。（南山之桥） 15 2.4 请写出－8，7 的二进制补码，和二进制偏置码。 16 2.5 存储器扩展 16 2.6 4bit 全加器 17 2.7 化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15) 的和 18 2.8 投票器 19 2.9 用一个二选一mux 和一个inv 实现异或 19 2.10 利用4 选1 实现F(x,y,z)=xz+yz 20 2.11 用传输门和倒向器搭一个边沿触发器20 2.12 用D 触发器做个4 进制的计数21 2.13 设计一个可预置初值的7 进制循环计数器，15