《数字逻辑与数字系统设计》王永军 第4章 时序逻辑电路.pptVIP

第4章 时序逻辑电路;4.1 时序逻辑电路的特点和表示方法 ;4.1.1 时序逻辑电路的特点 ;4.1.1 时序逻辑电路的特点 ;4.1.2 时序逻辑电路的表示方法 ;4.1.2 时序逻辑电路的表示方法 ;4.1.2 时序逻辑电路的表示方法 ;4.1.2 时序逻辑电路的表示方法 ;4.2 触发器 ;4.2 触发器 ;基本RS触发器 ;基本RS触发器 ;基本RS触发器 ;基本RS触发器 ;基本RS触发器 ;基本RS触发器 ;基本RS触发器 ;基本RS触发器 ;基本RS触发器 ;4.2.2 具有使能端的RS触发器;4.2.2 具有使能端的RS触发器;4.2.2 具有使能端的RS触发器;同步D触发器(D flip-flop);同步D触发器(D flip-flop);同步D触发器(D flip-flop);同步JK触发器 (JK flip-flop);主从触发器;主从触发器;主从触发器;主从触发器;主从触发器;主从触发器;主从触发器;主从触发器;主从触发器;主从触发器;主从触发器;主从触发器;主从触发器;主从触发器;主从触发器;主从触发器;CMOS集成触发器;CMOS集成触发器;CMOS集成触发器;CMOS集成触发器;CMOS集成触发器;CMOS集成触发器;CMOS集成触发器;4.2.6 CMOS集成触发器;4.2.6 CMOS集成触发器;4.3 时序逻辑电路的分析与设计 ;4.3 时序逻辑电路的分析与设计 ;4.3 时序逻辑电路的分析与设计 ;时序逻辑电路的分析方法;时序逻辑电路的分析方法;时序逻辑电路的分析方法;时序逻辑电路的分析方法;时序逻辑电路的分析方法;时序逻辑电路的分析方法;时序逻辑电路的分析方法;时序逻辑电路的分析方法;时序逻辑电路的分析方法;时序逻辑电路的分析方法;时序逻辑电路的分析方法;时序逻辑电路的分析方法;时序逻辑电路的分析方法;时序逻辑电路的分析方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序逻辑电路的设计方法;时序???辑电路的设计方法;时序逻辑电路的设计方法;4.4 寄存器;4.4.1 数码寄存器;4.4.1 数码寄存器;4.4.1 数码寄存器;4.4.2 锁存器;4.4.2 锁存器;4.4.2 锁存器;4.4.2 锁存器;4.4.3 移位寄存器;4.4.3 移位寄存器;4.4.3 移位寄存器;4.4.3 移位寄存器;4.4.3 移位寄存器;4.4.3 移位寄存器;4.4.3 移位寄存器;4.4.3 移位寄存器;4.4.3 移位寄存器;4.4.3 移位寄存器;4.5 计数器;4.5.1 计数器分类;如果按计数过程中计数器中的数字增减分类，又可以把计数器分为:;4.5.1 计数器分类;4.5.2 二进制计数器;4.5.2 二进制计数器;000;根据图4-57，画出表示次态逻辑函数和进位输出函数的卡诺图 ;由次态卡诺图写出触发器的状态方程 ;4.5.2 二进制计数器;根据驱动方程和输出方程画出的逻辑图 ;CP;(b) (b);工作方式;图4-63 74HC163的波形图;用VHDL可以很容易地实现中规模集成计数器的功能。下面是74HC163二进制计数器的VHDL程序。;architecture v74x163_arch of v74x163 is signal iq: unsigned (3 downto 0); begin process (clk, ent, iq) begin if clkevent and clk=1 then if clr_l=0 then iq = (others = 0); elsif ld_l=0 then iq = d; elsif (ent and enp)=1 then iq = iq + 1; end if; end if; if (iq=15) and (ent=1) then rco = 1; else rco = 0; end if; q = iq; end process; end v74x163_arch;;CP;4.5.3 十进制计数器 ;4.5.3 十进制计数器 ;4.5.3 十进制计数器 ;