- 1、本文档共7页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
填空题
填空题
1 4
1.微机总线主要由数据总线、地址总线、控制总线 以及电源和地线 4 部分组成。
.微机总线主要由数据总线、地址总线、控制总线 以及电源和地线 部分组成。
2 CPU 3 I/O
2 CPU 3 I/O
. 与外设数据传送,通常采用 种 传送方式,它们是:程序传送方式、
. 与外设数据传送,通常采用 种 传送方式,它们是:程序传送方式、
I/O
DMA I/O
中断传送方式 、 DMA 传送方式 。微型计算机中有两种 接口的寻址方
中断传送方式 、 传送方式 。微型计算机中有两种 接口的寻址方
I/O
式,即 存贮器统一编址 和 I/O隔离编址 。
式,即 存贮器统一编址 和 隔离编址 。
3 CPU 2
3 CPU 2 cpu
. 响应中断条件有 个,它们分别是 cpu 开放中断 、
. 响应中断条件有 个,它们分别是 开放中断 、
CPU
CPU 在现行指令结束后响应中断 。
在现行指令结束后响应中断 。
4 8086CPU M/IO 0 RD 0 CPU
4.当 8086CPU 的引脚 M/IO 0 时且 RD 0 时,CPU 数据总线上传输数据的方向是 由
.当 的引脚 时且 时, 数据总线上传输数据的方向是 由
cpu CPU I/O
cpu 到外设 ,CPU 进行 I/O读 操作。
到外设 , 进行 读 操作。
5 INT n CS IP PSW
5 INT n CS IP PSW psw
. 中断指令将 、 、 压入堆栈的次序依此是 psw 、
. 中断指令将 、 、 压入堆栈的次序依此是 、
cs IP
cs 、 IP 。
、 。
6
6.汇编语言程序的上机从建立源程序到生成可执行程序需经过三个过程,是 编辑 、 汇
.汇编语言程序的上机从建立源程序到生成可执行程序需经过三个过程,是 编辑 、 汇
编 和 连接 。
编 和 连接 。
7 8086 CPU / AD0~AD15
7 8086 CPU / AD0~AD15
. 的地址 数据的复用线是 ,在一个总线周期内,先作 地址线 ,
. 的地址 数据的复用线是
文档评论(0)