FPGA实验报告北航电气技术实验.pdfVIP

FPGA电气技术实践 实验报告 院（系）名称 宇航学院 专业名称 飞行器设计与工程（航天） 学生学号 XXXXXXXX 学生姓名 XXXXXX 指导教师 XXXX 2017 年 11 月 XX 日 ` ` 实验一 四位二进制加法计数器与一位半加器的设计 实验时间： 2017.11.08 （周三）晚 实验编号 20 一、实验目的 1、熟悉 QuartusII 的 VHDL 的文本编程及图形编程流程全过程。 2、掌握简单逻辑电路的设计方法与功能仿真技巧。 3、学习并掌握 VHDL 语言、语法规则。 4 、参照指导书实例实现四位二进制加法计数器及一位半加器的设计。 二、实验原理 .略 三、实验设备 1 可编程逻辑实验箱 EP3C55F484C8 一台（包含若干 LED 指示灯，拨码开关等） 2 计算机及开发软件 QuartusII 一台套 四、调试步骤 1 四位二进制加法计数器 (1) 参照指导书实例 1 进行工程建立与命名。 (2) VHDL 源文件编辑 由于实验箱上 LED 指示灯的显示性质为“高电平灭，低电平亮” ，为实现预期显示 效果应将原参考程序改写为减法器，且 ”q1=q1+1”对应改为 ”q1=q1-1”，以实现每输 入一个脉冲“亮为 1，灭为 0”。 由于参考程序中的 rst 清零输入作用并未实现，所以应将程序主体部分的最外部嵌 套关于 rst 输入是否为 1 的判断，且当 rst 为 1 时，给四位指示灯置数 ”1111实现全灭，” 当 rst 为 0 时，运行原计数部分。 (3) 参照指导书进行波形仿真与管脚绑定等操作，链接实验箱并生成下载文件 (4) 将文件下载至实验箱运行， 观察计数器工作现象， 调试拨动开关查看是否清零。 可以通过改变与 PIN_P20 （工程中绑定为 clk 输入的 I/O 接口）相连导线的另一端 所选择的实验箱频率时钟的输出口位置，改变 LED 灯显示变化频率。 并且对照指导书上对实验箱自带时钟频率的介绍， 可以通过改变导线接口转换输入 快慢，排查由于 clk 输入管脚损坏而可能引起的故障。 ` 2 一位半加器 (1)参照指导书实例 1 进行工程建立与命名。 (2) 图形源文件编辑：由于实验箱上 LED 指示灯的显示性质为“高电平灭，低电平 亮”，为实现预期显示效果应将原电路图中两个输出管脚与非门串联以实现原参考输出 “高电平亮，低电平灭”。 (3)参照指导书进行波形仿真与管脚绑定等操作，链接实验箱并生成下载文件 (4)将文件下载至实验箱运行， 观察半加器工作现象， 调试拨动开关查看进位与置数 指示是否正常工作。 五、实验现象 1. 四位二进制加法计数器 SW1 下拨为 0 时，四个 LED 指示灯可以对输入脉冲从 ”0000到””1111进行十六位” 循环计数 （其中亮为1，灭为 0 ）。SW1 上拨为 1 时可以实现四个