电子线路基础数字电路实验3组合逻辑电路设计.docx

实验三组合逻辑电路设计 、实验目的 1、 掌握组合逻辑电路功能测试。 2、 掌握组合逻辑电路的设计方法。 3、 用实验验证设计结果。 、实验仪器 1、示波器 2、数字电路实验箱 1台 3、器件74LS00二输入端四与非门 3、器件 74LS00 二输入端四与非门 74LS20 四输入双与非门 74LS86 二输入端四异或门 1片 三、实验原理 逻辑电路分为两大类,一类为组合逻辑电路,另一类为时序逻辑电路。 若电路任一时刻 逻辑电路分为两大类, 一类为组合逻辑电路, 另一类为时序逻辑电路。 若电路任一时刻 的输出仅是该时刻输入状态的函数，与电路原来的状态无关，这种电路称为组合逻辑电路。 组合逻辑电路的设计步骤如下: 1、 根据设计任务列出真值表； 2、 根据真值表写出逻辑表达式； 3、 化简逻辑表达式； 4、 根据要求（例如，规定了所用逻辑门的类型）画出逻辑电路图。 例：设计一个半加器的逻辑电路。 只考虑两个加数，而不考虑低位来的进位数的加法电路称为半加器。若用 A和B表示 两个加数，S表示和数，CO表示向高位的进位数，则半加器的真值表如表 1-16-1所示。 S = AB AB S = AB AB 输入 输出 A B CO S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 由真值表可列出 S和CO的逻辑表达式 (1-16-1) CO =AB （ 1-16-2） 可见，S与A、B之间是异或关系。上两式都已是最简单与或逻辑表达式，不用化简。 由上两式可画出如图1-16-1（ a）所示的逻辑图，它由与门、非门和与或非门组成。 若要求全部用与非门组成半加器， 则上两式需要整理成与非逻辑表达式。 利用实验十四 中推导出的结果，可得 S^AABBAB （1-16-3） CO 二 AB （1-16-4） 由上两式可画出用与非门组成的半加器电路如图 1-16-1 （b）所示。更方便的是采用图 1-16-1（ c ）所示的异或门组成的半加器。 图1-16-1 半加器 （a）由与门、非门和与或非门构成 （b）由与非门构成 （c）由异或门和非门构成 （d）逻辑符号 四、实验内容及步骤 1、组合逻辑电路功能测试。 图 1-16-2 （1）用2片74LS00组成图1-16-2所示逻辑电路。为便于接线和检查，在图中要注明 芯片编号及各引脚对应的编号。 （2） 图中A、B、C接电平开关，Yi, 丫2接发光管电平显示。 （3） 按表1-16-2要求，改变 A、B、C的状态填表并写出 Yi, 丫2逻辑表达式。 （4） 将运算结果与实验比较。 表 1-16-2 输入 输出 A B C Y1 丫2 0 0 0 0 0 1 0 1 1 1 1 1 1 1 0 1 0 0 1 0 1 0 1 0 1、测试用异或门（74LS86 ）和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器 S是A、B的异或，而进位 CO是A、B相与, 故半加器可用一个集成异或门和二个与非门组成如图 1-16-3。 戈 1 1 s ?— B 2 亠5 Jt 图 1-16-3 （1） 在数字电路实验箱上用异或门和与非门接成以上电路。 A、B接电平开关，S、CO 接电平显示。 （2） 按表1-16-3要求改变 A、B状态，填表。 表 1-16-3 输入端 A 0 1 0 1 B 0 0 1 1 输出端 Y Z 2、组合逻辑电路设计 选择以下设计题目中的任意一个进行设计，并装接电路，测试和验证其逻辑功能。 （1）要求设计一个由三个人（ A、B、C）控制的逻辑电路，每人控制一个电键，如果 赞成某一个提案就按下电键（状态“ 1 ”）；如果不赞成则不按（状态“ 0”，三人表决的结果 用指示灯表示，如果多数赞成（两人或三人赞成）则指示灯亮，反之，则灯不亮。 (2)某工厂有三个车间： A、B、C和一个自备电站，站内有二台发电机 M、N , N的 发电能力是 M 的二倍。如果一个车间开工，启动 M 就可以满足要求；如果二个车间开工， 启动 N 就可以满足要求；如果三个车间均开工，启动 M、 N 才能满足要求，请用 74LS86 和74LS00设计一个控制线路，由车间的开工情况来控制 M、N的启动。 设计要求如下： a要求电路最简，而且全部用与非门组成。 推荐器件为74LS00、74LS20。引脚排列看 附录。 b 写出设计的全过程。 五、实验报告 1、整理实验数据，图表并对实验结果进行分析讨论。 2、总结组合逻辑电路的分析与设计方法。