(完整word版)计数器的原理.doc

计数器的原理 计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。 计数器除用于对输入脉冲的个数进行计数外， 还可以用于分频、定时、 产生节拍脉冲等。计数器按计数脉冲的作用方式分类， 有同步计数器和异步计数器； 按功能分类， 有加法计数器、 减法计数器和既具有加法又有减法的可逆计数器； 按计数进制的不同， 又可分为二进制计数器、十进制计数器和任意进制计数器。 一、计数器的工作原理 1、二进制计数器 （ 1）异步二进制加法计数器 图 1 所示为用 JK 触发器组成的 4 位异步二进制加法计 数器逻辑图。图中 4 个触发器 F0~F3 均处于计数工作状态。计数脉冲从最低位触发器 F0 的 CP 端输入，每输入一个计数脉冲， F0 的状态改变一次。低位触发器的 Q 端与高位触发器的 CP 端相连。每当低位触发器的状态由 1 变 0 时，即输出一负跳变脉冲时， 高位触发器翻转。 各触发器置 0 端 RD 并联，作为清 0 端，清 0 后，使触发器初态为 0000。当第一个计数脉冲 输入后，脉冲后沿使 F0 的 Q0 由 0 变 1， F1、 F2 、 F3 均保持 0 态，计数器的状态为 0001；当 图 1 4 位异步二进制加法计数器 第二个计数脉冲输入后， Q0 由 1 变为 0，但 Q0 的这个负跳变加至 F1的 CP 端，使 Q1由 0 变为 1，而此时 F3 2 仍保持 0 状态，计数器的状态为 0010 0 、 F 。依此类推，对于 F 来说，每 来一个计数脉冲后沿， Q 的状态就改变，而对于 F、F、F 来说，则要看前一位输出端Q 0 1 2 3 是否从 1 跳到 0，即后沿到来时，其输出端的状态才改变，否则 Q1、 Q2、Q3 端的状态同前 一个状态一样。这样在第 15 个计数脉冲输入后，计数器的状态为 1111，第 16 个计数脉冲 输入，计数器恢复为 0000。 由上述分析可知， 一个 4 位二进制加法计数器有 24=16 种状态，每经过十六个计数脉冲， 计数器的状态就循环一次。 通常把计数器的状态数称之为计数器的进制数 （或称计数器的模） ， 因此， 4 位二进制计数器也可称之为 1 位十六进制（模 16）计数器。 表 1 所示为 4 位二进制 加法计数器的状态表。计数脉冲和各触发器输出端的波形如图 2 所示。 图 2 直观地反映出最低位触发器Q0 在 CP 脉冲后沿触发，而各高位触发器又是在相邻 低位触发器输出波形的后沿触发。 从图中还可以看出每经过一级触发器，脉冲波形的周期就 增加 1 倍，即频率降低一半，则从 Q0 引出的脉冲对计数脉冲为两（ 21）分频，从 Q1 引出的 脉冲对计数脉冲为四（ 22）分频 ，依此类推，从 n 位触发器输出端 Qn 引出的脉冲对计数脉 冲为 2n 分频，因此，计数器可以用于分频电路。 对异步二进制加法计数器的特点归纳如下： 1 1）计数器由若干个计数型触发器所组成，各触发器之间的连接方式取决于触发器的类 型。如由脉冲下降沿触发的触发器组成，则进位信号从 Q 端引出，如用脉冲上升沿触发的 触发器构成计数器，则进位信号从 Q 端引出。 2） n 个触发器具有 2n 个状态，其计数容量（即能记住的最大二进制数）为 2n-1。 表 1 4 位异步二进制加法计数器状态表 计数脉冲数 四位触发器状态 对应的十进制数 Q3 Q2 Q1 Q0 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 1 0 0 0 8 9 1 0 0 1 9 10 1 0 1 0 10 11 1 0 1 1 11 12 1 1 0 0 12 13 1 1 0 1 13 14 1 1 1 0 14 15 1 1 1 1 15 16 0 0 0 0 16 3）图 1 所示的二进制计数器的 CP 脉冲只加到最低位触发器，其他各位触发器则由相 邻低位触发器的进位脉冲来触发， 因此其状态的变换有先有后， 是异步的， 其计数的速度难以提高。 图 2 4 位二进制加法计数器工作波形 2 （ 2）同步二进制加法计数器 同步二进制计数器是用计数脉冲同时去触发计数器中各 触发器的 CP 端，使各触发器的状态变换与计数脉冲同步，不存在各触发器之间的进位传输 延迟，因而计数速度高。 同步二进制加法计数器与异步二进制加法计数器的状态表和工作波形都相同。 如果计数 器是由脉冲下降沿触发的四个 JK 触发器组成，根据表 1 可得出各位触发器的 J、K 端的逻 辑关系式。 1）第一位触发器 F0，每来一个计数脉冲就翻转一次，故 J0=K 0=1； 2）第二